L’Américain complète ses IP de connexion à haut débit entre circuits avec un contrôleur compatible avec les protocoles AMBA CXS et AXI d’Arm et avec des débits culminant à 1,8Tbit/s.

Synopsys a complété son offre d’IP de connexion entre puces dans le cadre de son catalogue DesignWare de blocs de propriété intellectuelle. Combiné à son IP PHY USR/XSR à 112Gbit/s, ce contrôleur die-to-die supporte les protocoles AMBA CXS et AXI d’Arm pour des connexions cohérentes et non-cohérentes et les signalisations PAM-4 et NRZ, et fournit des mécanismes de correction d’erreurs (FEC, CRC). Il convient aux liaisons allant jusqu’à 1,8Tbit/s, avec une latence annoncée par Synopsys comme étant la plus faible de l’industrie.