L’américain propose un bloc de propriété intellectuelle reliant jusqu’à 112 Gbit/s des circuits FinFET 7 nm dans des modules multipuces. 

Synopsys entend accélérer les échanges haut débit au sein des boîtiers multipuces pour centres de données avec son IP DesignWare Die-to-Die PHY disponible en technologie FinFET 7nm. Cette liaison supporte les protocoles NRZ et PAM-4 pour des débits de données allant de 2,5Gbit/s à 112Gbit/s. Elle permet par exemple de répartir l’équivalent d’un “gros” circuit numérique sur plusieurs puces afin d’en optimiser la consommation et les performances. L’IP Die-to-Die PHY permet de mettre en oeuvre des liaisons haut débit jusqu’à 50mm avec une consommation inférieure à 1pJ/bit.