Ce bloc d’IP est optimisé pour intégration dans les FPGA Stratix IV d’Altera.

Après Lattice, Altera introduit à son tour un bloc de propriété intellectuelle RapidIO série (SRIO) optimisé pour intégration dans ses FPGA. Mais alors que celui de Lattice s’adressait aux FPGA économiques de la société, celui d’Altera vise les applications avides en bande passante.

Selon le numéro deux mondial de la logique programmable, son bloc d’IP serait par ailleurs le premier compatible avec la spécification SRIO 2.1. Optimisé pour intégration dans les FPGA Stratix IV, il prend en charge jusqu’à quatre voies à 5 Gbit/s par voie, répondant aux besoins accrus de bande passante et de fiabilité des marchés sans fil et militaire.

Le bloc d’IP SRIO 2.1 est disponible pour évaluation après téléchargement et installation du logiciel Quartus II v9.1.