Le japonais rattrape son retard technologique sur Samsung en mémoires flash à empilement.

Toshiba a dévoilé des échantillons de puces de mémoire flash à empilement V-Nand (famille BiCS) constituées de 64 couches de cellules. Une première dans l’industrie selon le japonais, qui utilise une architecture de cellule à trois bits (triple-level cell ou TLC) pour atteindre une capacité de 256Gbit par circuit. Toshiba travaille d’ores et déjà sur une version 512Gbit, toujours avec 64 couches de cellules empilées. Par rapport à sa précédente génération de mémoires flash à empilement, limitée à 48 couches, ces nouveaux modèles offriraient une densité supérieure de 40%, réduisant ainsi le coût par bit.

Ces circuits visent tout autant l’électronique grand public que les applications professionnelles – le seuil des 48 couches étant souvent considéré comme le point de bascule à partir duquel les puces V-Nand deviennent compétitives par rapport aux mémoires flash planaires classiques, l’intégration supérieure compensant le coût de production plus élevé et surtout le rendement moindre.

Ils sont fabriqués dans la flambant neuve Fab 2 de Yokkaichi, et devraient être disponibles en volume au premier semestre 2017.