IBM et Cadence ont réalisé une puce test en SOI FinFET 14 nm embarquant un coeur Cortex-M0. Cadence vient d’annoncer la mise au point d’une puce test réalisée en technologie FinFET 14 nm et intégrant un coeur 32 bits ARM Cortex-M0. Basée sur la technologie de transistors tridimensionnels d’IBM, cette puce valide les blocs d’IP de base pour la conception en 14 nm. Elle utilise un substrat SOI (silicium sur isolant).