La start-up californienne Tabula annonce ABAX, sa première famille de FPGA basée sur son architecture Spacetime utilisant le temps comme troisième dimension. La société Tabula concrétise pour la première fois son architecture Spacetime 3-D avec sa famille de réseaux logiques programmables (3PLD) baptisée ABAX. Spacetime revendique l’appellation 3-D en prenant le temps comme troisième dimension pour optimiser l’utilisation des ressources sur la puce et ainsi accroître la densité de logique disponible. Selon la société, le matériel d’une telle structure est réutilisé plusieurs fois grâce à une reconfiguration dynamique, réalisée à une fréquence de plusieurs GHz, de la logique, des mémoires et des interconnexions. Par rapport aux produits concurrents, Tabula annonce pour ses FPGA fabriqués dans le procédé 40 nm de TSMC, des gains respectifs de 2,5 pour la densité, de 2 pour la capacité mémoire et de 3,7 pour les performances DSP. Elle précise également que cette reconfiguration est transparente pour l’utilisateur. Celui-ci pourra donc suivre une méthodologie de conception classique.
Les premiers membres de la famille ABAX (A1EC02,-03,-04,-06) embarquent entre 220 000 et 630 000 LUT par FPGA. Ils possèdent tous 5,5 Mo de Ram, 920 E/S parallèles, 44 PLL ainsi que 48 SerDes opérant entre 55 Mbits/s et 6,5 Gbits/s. Le FPGA A1EC06 bénéficie en plus de 1280 blocs MAC (multiplier/accumulate).
L’échantillonnage de ces FPGA est prévu en juillet pour une production en volume en octobre. Les premiers membres de la famille ABAX ciblent les marchés des télécoms, des entreprises et des infrastructures sans fil.
