Le japonais présente un processeur développant pas moins de 20,5 Tops dans un budget thermique inférieur à 10 W, grâce notamment à l’intégration d’un réseau neuronal.

San Francisco – Toshiba a présenté lors de la conférence ISSCC un processeur de reconnaissance d’images pour systèmes d’aide à la conduite (ADAS). Ce circuit combine un réseau neuronal permettant d’améliorer le taux de reconnaissance de motifs et l’assurance d’une sécurité fonctionnelle compatible avec la norme ISO26262. Le circuit est divisé en deux zones, l’une étant dévolue à la reconnaissance d’images proprement dite, qui nécessite une puissance de calcul élevée, l’autre étant consacrée aux fonctions de commande où c’est la fiabilité qui importe. La première s’appuie sur deux groupes de quatre cœurs Cortex-A53, quatre DSP, deux canaux LPDDR4 32 bits, 16Mo de Sram et huit accélérateurs différents dont un accélérateur pour réseau neuronal chargé de la classification et de la segmentation. La partie contrôle du processeur repose, elle, sur deux blocs à deux cœurs Cortex-R4 en step-lock, un moteur de cryptage de données et de gestion de clés et 8Mbits de Sram. Elle a recours à des contrôles ECC sur la Sram et les bus de données, à de multiples redondances et à des blocs de surveillance pour atteindre une sûreté ASIL-D, alors que la partie calcul du circuit, moins sensible, se contente d’être certifiée ASIL-B, avec des autotests BIST mais des contrôles ECC limités à la mémoire. In fine, le circuit fabriqué en technologie 16nm développe 20,5Tops pour une consommation maximale de 9,78W.