Les deux sociétés lancent un flux de conception dédié à la technologie CoWoS qui permet par exemple d’empiler une puce mémoire sur un circuit numérique.

Cadence et TSMC ont développé un flux de conception pour composants empilés en 3D, combinant la technologie CoWoS (chip-on-wafer-on-substrate) du fondeur taiwanais et les outils de plannification, d’implémentation et d’analyse de l’américain. Parmi ces outils figurent Tempus (gestion de synchronisation), Virtuoso (éditeur de layout) ou encore Encouter (implémentation numérique). Ils permettent notamment de concevoir des montages associant une puce mémoire montée sur un circuit numérique.