Cadence, n°2 mondial des outils de CAO, et IBM ont signé des accords de développement portant sur la création de blocs IP et sur un accès facilité aux technologies de fabrication SOI. Poursuivant son offensive pour élargir son champ d’action traditionnel, Cadence Design Systems annonce un double accord de partenariat avec IBM. L’un porte sur le co-développement d’IP de haute performance optimisées en vue d’une intégration facilitée dans des flots de conception de SoC. Dans le cadre de l’accord, des IP de la couche physique des mémoires DDR (DDR PHY), des contrôleurs mémoire et des IP de gestion des protocoles PCI Express et Ethernet seront développés en priorité.

Parallèlement, Cadence introduit le “Cadence SOI Hub”, un portail web destiné à abaisser les barrières à l’adoption des technologies de silicium sur isolant (SOI) et à réduire les temps de développement et de mise sur le marché des IP développées pour cette technologie (d’ailleurs, les IP de haute performance conçues avec IBM seront en partie fabriquées en SOI 32 nm). Ce portail offre un service de portage d’IP sur SOI, un service de conception clé en main et l’accès à un environnement logiciel complet, sous forme de SaaS (Software as a Service) destiné à réaliser soi-même le portage de circuits sur SOI. Afin de fournir ces méthodes et des flots de référence relatifs au SOI, Cadence a travaillé avec IBM, un des leaders mondiaux de la fabrication SOI, ainsi qu’avec Arm.

Selon Cadence, la technologie SOI en 45 nm offre, à géométrie équivalente, jusqu’à 30 % d’amélioration des performances ou 40 % de réduction de consommation par rapport à la technologie en substrat Cmos classique.