Le taïwanais ajoute à son catalogue des coeurs 32 et 64 bits RISC-V agrémentés d’instructions DSP et d’une gestion matérielle de la cohérence de mémoire cache.

Andes Technology vient de présenter les processeurs multicoeurs 32 bits A25MP et 64 bits AX25MP basés sur le jeu d’instructions open source RISC-V et agrémentés d’instructions DSP additionnelles – une première dans l’industrie selon le taïwanais. Ces coeurs disponibles sous forme d’IP s’adressent à des applications exigeantes telles que l’intelligence artificielle ou la conduite automobile assistée. Comprenant de un à quatre coeurs, les A25MP et AX25MP bénéficient en outre d’un bloc matériel assurant la cohérence de la mémoire cache de niveau un et des entrées-sorties sur les bus de données, et la gestion d’un second niveau de cache optionnel. Ils peuvent être cadencés à plus de 1GHz en technologie 28nm.