L’américain lance un bloc de propriété intellectuelle reprenant son architecture FPGA et permettant d’ajouter des accélérateurs matériels personnalisables au sein de circuits spécifiques.

Achronix vient d’annoncer la disponibilité du bloc de propriété intellectuelle Speedcore destiné à être intégré au sein de circuits spécifiques. Cette IP reprend l’architecture utilisée dans les FPGA Speedster 22i du fabricant et permet de constituer des accélérateurs programmables et personnalisables, l’utilisateur choisissant par exemple la quantité de blocs DSP, de mémoire embarquée, de LUT (look-up tables) ou encore d’entrées-sorties. Achronix délivre un fichier GDSII de l’IP Speedcore directement intégrable dans un Asic ainsi qu’une version de l’outil de conception ACE permettant de concevoir, vérifier et programmer les fonctionnalités de ce bloc FPGA embarqué.

Speedcore est actuellement disponible pour le process 16FF+ de TSMC, et sera porté sur la technologie 7 nm du fondeur taiwanais.