Le fournisseur de circuits logiques programmables valide un prototype de bloc d’émission-réception paré pour les liaisons à 100 Gbit/s.

Achronix Semiconductor vient de valider les blocs d’émission-réception à 112Gbit/s qui équiperont ses prochains FPGA. Basés sur les IP AlphaCORE du canadien Alphawave, ces Serdes développés pour le process FinFET 7nm du taïwanais TSMC reposent sur des algorithmes DSP avancés d’adaptation et d’égalisation des signaux. Les interfaces 112Gbit/s permettent de déployer des liaisons Ethernet 100Gbit/s afin de réduire le câblage, la consommation et le coût des interconnexions réseaux à très haut débit, par exemple dans les centres de données et les installations 5G.