Synopsys annonce la disponibilité d’une IP de vérification simplifiant l’intégration de liaisons Ethernet 800 Gbit/s au sein de circuits numériques complexes. 

Les interfaces Eternet 800Gbit/s ont désormais leur IP de vérification chez Synopsys. L’américain fournit en effet aux concepteurs de circuits numériques à haut débit une IP vérifiant que les blocs PHY Ethernet 56Gbit/s et 112Gbit/s et USR/XSR 112 Gbit/s (en technologie FinFET) sont conformes à la spécification ETC (Ethernet Technology Consortium), laquelle prévoit notamment l’implémentation de ports Ethernet 800G par assemblage de huit lignes à 100Gbit/s chacune. Cette IP comprend une architecture UVM Verilog, un débogage conforme au protocole et des suites de test de code source. Elle permet également de modifier à la volée les configurations de vitesse, de générer des trames de données et d’injecter des erreurs.