Cadence Design Systems enrichit son portefeuille de blocs de propriété intellectuelle (IP) d’une famille de contrôleurs Ethernet délivrant jusqu’à 800Gbit/s et d’un Serdes de couche physique (PHY). Ces IP conformes à la norme IEEE 802.3 prennent en charge les couches MAC, PCS et PMA, ainsi qu’une correction d’erreur FEC incluant les codes Reed Solomon, Firecode et RS-FEC. Ils visent notamment les infrastructures réseaux et 5G, les serveurs et les applications cloud.