« L’encapsulation avancée s’avère critique pour la prochaine génération de processeurs à mesure que nous touchons aux limites de la loi de Moore » rappelle Frank Ostojic, vice-président chargé des circuits spécifiques chez Broadcom. Pour caser un nombre croissant de fonctions dans un seul boîtier, les fabricants ont aujourd’hui plusieurs possibilités : empiler les puces les unes sur les autres (3D), aligner des chiplets variés sur un interposeur (2,5D), ou… combiner les deux. Broadcom vient ainsi de mettre au point une technologie dite XDSiP (extreme dimension system in pakage) « 3,5D » qui lui permet de regrouper quatre processeurs, six modules de mémoire haut débit HBM et une puce d’entrée-sortie, soit plus de 6000mm² de silicium dans un seul boîtier.
L’une des originalités de cette technologie XDSiP est son approche face-to-face (F2F) qui utilise des puces empilées tête-bêche, au lieu de l’approche face-to-back (F2B) classique. Avantage : les deux puces sont jointes au niveau de leurs couches métalliques supérieures, ce qui réduit les interférences, renforce la solidité mécanique, démultiplie les interconnexions et évite d’avoir à creuser des vias spécifiques à travers les circuits. Les premiers échantillons, principalement destinés à l’intelligence artificielle, seront lancés en février 2026 ; les processeurs Fujitsu Monaka 2nm à cœurs Arm exploiteront par exemple la technologie de Broadcom.
