Le programme Nano2017 vise à développer de nouvelles technologies pour la conception et la production des prochaines générations de circuits intégrés, ainsi qu’ à renforcer la structuration de la filière européenne en micro-nanoélectronique.
La Commission européenne a conclu que l’aide octroyée par la France à STMicroelectronics dans le cadre du programme Nano2017 pour le développement de nouvelles technologies dans le secteur nanoélectronique était conforme aux règles de l’Union européenne relatives aux aides d’Etat.
La France a notifié fin 2013 son projet d’octroyer une aide de 400 M€ à ST pour la réalisation du programme Nano2017. Ce programme vise à développer de nouvelles technologies pour la conception et la production des prochaines générations de circuits intégrés, ainsi qu’ à renforcer la structuration de la filière européenne en micro-nanoélectronique, en positionnant le cluster de Crolles-Grenoble comme un leader au niveau mondial dans le domaine des technologies Cmos avancées.
Nano2017 rassemble 174 partenaires de 19 pays
Le programme est réalisé par un consortium de dimension européenne rassemblant 174 partenaires de 19 pays (62 appartiennent aux 3 grands clusters européens) et dont ST sera le chef de file. Il sera en partie financé par l’entreprise commune Eniac (en particulier les nouveaux projets de lignes pilotes pour les technologies clés génériques), et s’inscrit ainsi pleinement dans les objectifs d’Horizon 2020, le nouveau programme de l’Union européenne pour la recherche et l’innovation.
La Commission a examiné la compatibilité de l’aide au regard de son Encadrement des aides d’Etat à la recherche, au développement et à l’innovation. À l’issue de cet examen, elle a conclu que l’aide remédiait à des défaillances de marché. Elle va permettre d’améliorer la coordination entre les entreprises du secteur et les organismes de recherche ainsi qu’entre les entreprises elles-mêmes et de diffuser largement les résultats du projet par voie de publications scientifiques et programmes de formation. L’aide va également permettre aux fournisseurs européens des fabricants de semi-conducteurs (équipementiers, services de support, fournisseurs de substrats) de continuer à disposer en Europe d’une infrastructure de R&D et de production à l’état de l’art technologique leur permettant de concevoir des solutions innovantes, adaptées aux technologies les plus avancées. Des méthodes de conception permettant de réduire la consommation électrique des composants seront au cœur des travaux de recherche. La Commission en conclut que l’aide aura un effet positif sur la chaîne de valeur et permettra de réaliser à l’avenir d’importantes économies d’énergie.
Au cours de l’enquête, la Commission a également vérifié que l’aide était à la fois nécessaire et suffisante pour inciter ST à réaliser ce projet de R&D qu’elle n’aurait pas mené spontanément. Enfin, au vu du degré d’ouverture des marchés technologiques en amont et des faibles parts de marché que la bénéficiaire y détiendra, tout risque de distorsion de la concurrence a pu être écarté.
Repositionner la technologie FDSOI comme alternative à la technologique FinFET
La Commission rappelle que la microélectronique est un secteur où les progrès technologiques sont très rapides en raison de la mise au point, tous les 18 à 24 mois, de technologies toujours plus intégrées entrainant l’arrivée sur le marché, tous les six mois, de nouvelles générations de produits et la baisse continue des coûts de production. Les étapes successives de cette évolution sont qualifiées de « nœuds technologiques » et désignées par leur dimension caractéristique, soit actuellement 32/28nm en industrialisation et développement d’options, 22/20nm en R&D industrielle, 10nm en phase de recherche avancée avec les premières études du 7 et du 5 nm dans les laboratoires fondamentaux.
Deux technologies permettent actuellement d’aller au-delà du 28nm : la technologie FinFET, issue des laboratoires de la Darpa, aux Etats-Unis, industrialisée pour la première fois par Intel, puis par TSMC d’une part ; et la technologie FDSOI (” Fully Depleted Silicon On Insulator” ), dont les performances et la potentialité à remplacer les transistors Cmos sur substrats massifs pour le nœud technologique 28nm ont été démontrées dans le cadre de l’alliance ISDA avec IBM et du projet Nano2012, et dont le développement au-delà du 28nm est au cœur du programme Nano2017 d’autre part. Nano2017 ambitionne de repositionner la technologie FDSOI comme alternative à la technologique FinFET sur le marché mondial.
