Microchip développe un circuit   Ethernet   PHY compact, à faible consommation et gérant jusqu’à 1,6Tbit/s.

L’explosion des débits de données au sein des infrastructures réseaux met la pression sur les composants d’interconnexion, notamment au niveau des interfaces optiques en raison de la transition vers les solutions PAM4 à 112Gbit/s. C’est dans ce cadre que Microchip Technology a réduit l’encombrement et la consommation de ses circuits d’émission-réception PHY Ethernet haut débit. Son dernier-né, le PM6200 Meta-DX2L, gère jusqu’à 1,6Tbit/s avec des ports à 112Gbit/s dans un boîtier de 23x30mm, et voit sa consommation réduite de 35% par rapport à son précédesseur, le Meta-DX1, dont les blocs de mise en série-parallèle (Serdes) plafonnaient à 56Gbit/s.

Le Meta-DX2L peut être configuré en deux ports 800Gbit/s, quatre ports 400Gbit/s ou 16 ports 100/50/25/10/1Gbit/s. Il supporte les débits de données Ethernet, OTN et Fibre Channel standards ainsi que des débits propriétaires pour les applications IA. Son échantillonnage est prévu d’ici la fin de l’année.