Ascent de Real Intent Cette version de cet outil vérification à base de preuve formelle permet la détection d’erreurs en amont du processus de conception. Détection d’erreurs au niveau RTLIdentification des erreurs critiques (code mort, mémoire non initialisée, conflits entre bus, sorties en état de haute impédance…)Support des contraintes écrites en PSL et SystemVerilog AssertionsVérification…