0-In Checker 2.1 – 0-In Design Ce logiciel de vérification du code RTL basé sur les assertions intègre un analyseur d’équivalence statique et un outil d’analyse des assertions. Analyseur d’équivalence de fonction mutex (exclusion mutuelle) Analyseur d’équivalence de fonctions “ toujours ” et “ jamais ” Support du langage Verilog 2001 Support des assertions du langage SystemVerilog 3.1 Fenêtre…