Alint d’Aldec Cet outil assure la vérification des règles (DRC) de manière statique ou dynamique pour les conceptions en langage Verilog. Support du « RTL Design Style Guide for Verilog HDL » de Starc Détection des erreurs du Verilog : type de données, convention de nommage, expression conditionnelles, etc. Règles applicables aux niveaux du RTL, des sous-ensembles RTL…