Couverture ElectroniqueS n°127

Synopsys fait son entrée sur le marché des outils de conception de circuits mixtes en dévoilant Galaxy Custom Designer, une solution d'implantation unifiée et ouverte aux standards. Le marché des outils d'implémentation pour les circuits analogiques et mixtes (AMS) se distingue par une mainmise quasi absolue de l'américain Cadence Design Systems avec sa plate-forme de conception Virtuoso et le langage propriétaire Skill pour les cellules paramétrées (Pcells). L'imbrication des fonctionnalités numériques et analogiques et/ou RF au sein même de systèmes sur une puce toujours plus complexes rend essentiel le déploiement de logiciels d'implémentation mixte avancés, notamment pour éviter les itérations mais aussi la dépendance vis-à-vis de Virtuoso – plus difficile à gérer quand on s'appelle Synopsys ou Magma Design Automation. Après ce dernier avec la plate-forme de conception et de vérification Titan (voir EI n° 660), l'américain Synopsys fait à son tour son entrée sur le marché des outils d'implémentation pour les circuits à signaux mixtes en technologie 45 nm avec la solution Galaxy Custom Designer. « Ce n'est toutefois pas notre première tentative mais cette fois, pour cette nouvelle plate-forme, dont le nom de code était Orion, nous nous sommes appuyés sur une équipe forte incluant d'anciens développeurs de l'équipe Virtuoso », rappelle Graham Etchells, directeur marketing de l'activité Signaux analogiques et mixtes de Synopsys. Support des PDK au standard IPLPartie intégrante de la plate-forme de conception numérique Galaxy, Custom Designer se distingue par une architecture unique et ouverte pour une conception unifiée des cellules standardisées et paramétrées, ainsi qu'une prise en compte globale de l'implémentation avec la création de cellules (Cadabra), l'extraction de parasites (Star-RCXT), la vérification physique (Hercules), la simulation circuit (HSpice et NanoSim HSIM) et l'analyse et le débogage (WaveView Analyzer) via des modèles communs. L'architecture de Custom Designer a en effet été bâtie dès le départ pour supporter la base de données OpenAccess d'une manière native et les scripts basés sur le langage Tcl. « Un effort particulier a été porté aux PDK basés sur des standards via le support de l'Interoperability PDK Libraries », ajoute M. Etchells. Synopsys vise à proposer une solution permettant d'accroître la productivité en réduisant les itérations entre Custom Designer et le logiciel d'implémentation physique numérique IC Compiler et à pouvoir remplacer Virtuoso le plus simplement possible. « La ressemblance entre la GUI de notre outil et celle de notre concurrent n'est pas anodine », avoue d'ailleurs M. Etchells. Ressemblance extérieure certes, mais les différences fonctionnelles sautent aux yeux au niveau de l'éditeur schématique Custom Designer SE et de l'éditeur de layout Custom Designer LE. Dans ce dernier, il est possible d'utiliser des Pcells écrites en Python, Tcl et C++ et de prévisualiser en temps réel la modification de paramètres d'une Pcell avant le placement effectif. Dans l'éditeur schématique, la modification de la valeur d'un paramètre, du nom d'une interconnexion ou d'une instance se fait simplement en cliquant dessus et en tapant au clavier le nouveau mot, et non plus via une boîte de dialogue. « On peut également citer la possibilité de mettre en surbrillance toutes les interconnexions portant le même nom en passant la souris dessus l'une d'elles, une fonction Annuler/Rétablir sophistiquée… », poursuit M. Etchells. Les circuits numériques en 45 nm ont trouvé « le » routeurLancer un nouveau routeur pour la conception des circuits intégrés numériques en technologie 45 nm requiert que ses performances se distinguent d'une manière significative de celles des solutions existantes et qu'il puisse anticiper les exigences à venir (davantage de règles de conception, part croissante des aspects de DFM…). C'est précisément ce sur quoi l'américain Synopsys a misé avec Zroute intégré à son logiciel d'implémentation IC Compiler de la plate-forme de conception numérique Galaxy. « La vitesse d'exécution peut être multipliée par dix avec des machines quadric&oelig;urs et par 3,5 via “ seulement ” l'amélioration des algorithmes », affirme Saleem Haider, directeur senior du marketing des produits chez Synopsys. Cohabitant avec le routeur actuel d'IC Compiler (les utilisateurs choisissent le plus approprié à leur conception), la technologie de routage full chip Zroute, qui regroupe routages global, hybride et détaillé, a en effet nécessité deux années de développement pour bénéficier notamment des technologies multic&oelig;urs. Autre évolution, l'algorithme de grille dynamique « labyrinthe » permet un routage hors grille et la manipulation de règles de conception recommandées (« soft ») de manière native, les vias redondants et le dimensionnement des connexions lors du routage.

Unité et ouverture pour la plate-forme d’implantation de circuits mixtes

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Unité et ouverture pour la plate-forme d’implantation de circuits mixtes

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure