Une architecture mémoire « tout différentiel » pour briser le mur du teraoctet par seconde

Le 01/01/2008 à 0:00 par Pascal Wilhelm
Projetant que, dans deux à trois ans, le marché de la mémoire verra naître le besoin de bandes passantes de l’ordre du To/s, Le spécialiste américain Rambus a lancé une initiative pour mettre au point une technologie adéquate. L’objectif semble impressionnant : fournir à un SoC les ressources nécessaires pour assurer un débit de données mille…
La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Copy link
Powered by Social Snap