La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Un outil de covérification pour la conception de FPGA
Jusque-là spécialisé dans les outils de simulation et de conception des FPGA et des circuits spécifiques, l’Américain Aldec vient d’introduire sa première plate-forme de covérification matérielle-logicielle, pénétrant ainsi le marché de la conception des systèmes embarqués. Baptisé CoVer, cette plate-forme intègre le simulateur Active-HDL, les outils de développement GNU Compiler Collection (GCC) et GNU Debugger…
