Couverture ElectroniqueS n°127

La récente publication par l'OSCI de la spécification TLM 2.0 est une pierre très importante apportée à l'édifice de la conception au niveau système. Car ce standard apporte un niveau d'interopérabilité entre modèles, au niveau transactions, jusque-là inédit. Sans prétendre résoudre tous les problèmes, son déploiement devrait cependant contribuer à donner un nouvel élan à l'approche système. Le constat est connu : pour les SoC de dernière génération, il est illusoire de vouloir conduire la conception d'un circuit sans avoir recours à une réflexion au niveau système, au-dessus des contingences propres au RTL, dont le niveau de détail empêche toute vision d'ensemble d'un circuit complexe. Cette approche de type « top-down », accompagnée d'un niveau élevé de réutilisation de blocs IP issus de développements internes ou achetés à des sociétés tierces, est déjà largement répandue au sein des grandes sociétés du semiconducteur : ST, Infineon et NXP en Europe, Intel et IBM aux Etats-Unis, Sony et Samsung, entre autres, en Asie.Selon une récente étude de l'Edac, trois principaux moteurs à l'adoption des méthodes de développement au niveau système – essentiellement via la mise en &oelig;uvre d'outils de synthèse de haut niveau et de plates-formes de vérification au niveau transactionnel – se dégagent : l'augmentation de la complexité des circuits dotés de plusieurs c&oelig;urs de processeurs, de multiples domaines d'horloges et jusqu'à 10 millions de portes logiques et plus ; les problèmes de vérification avec des détections tardives de fautes fonctionnelles obligeant à une reconception du circuit ; et, enfin, les problèmes liés à la maîtrise de la consommation des puces.Face à ces enjeux, on pourrait penser que le marché des outils ESL est florissant. Certes, selon les chiffres de l'Edac, présentés lors de la dernière Dac par Wally Rhines, le CEO de Mentor Graphics, ce marché des outils ESL atteindrait les 200 M$ en 2008, soit une progression non négligeable, puisqu'en 2000, toujours selon l'Edac, il était estimé à 70 M$. On est cependant très loin des prévisions euphoriques de Gartner Dataquest qui annonçait en 2006 que le domaine de l'ESL serait de 1,6 milliard de dollars en 2009 avec une progression annuelle supérieure à 35 % par an !Parallèlement, le marché des IP ne tient pas non plus les promesses qu'il avait suscitées. Avec un taux de progression annuel de l'ordre de 7 à 8 %, selon Gartner, ce marché demeure très émietté avec une multitude de sociétés fournissant un maigre portefeuille de blocs IP.Parmi les raisons fréquemment invoquées pour expliquer cette relative faiblesse des marchés des outils d'ESL et des IP, le manque de standards efficaces arrive en bonne place. Car une bonne partie du décollage et de la généralisation des méthodologies de conception au niveau système repose sur la notion d'interopérabilité entre modèles, entre blocs IP au sein de plates-formes d'intégration, d'environnement de simulation ou de systèmes de vérification.C'est pourquoi l'annonce en juin dernier par l'OSCI (Open SystemC initiative) de la spécification TLM 2.0 (Transaction level modeling) revêt une certaine importance. Une première étape avait été franchie par l'OS-CI en 2006, avec la publication des spécifications TLM 1.0. Celles-ci décrivaient les primitives qui définissent les mécanismes de communication entre modèles au niveau transactions. Ces mécanismes permettent ensuite de créer de manière cohérente des protocoles de communication indispensables à l'échange de données entre modèles. C'est justement à cette tâche, c'est-à-dire à la standardisation des protocoles d'échange de données entre modèles que s'est attelé l'OSCI, avec pour résultat aujourd'hui le TLM 2.0.Le TLM 2.0, d'ores et déjà massivement acceptéAvec cette richesse de caractéristiques, destinée à faciliter au maximum l'interopérabilité entre modèles, tous les acteurs du marché s'accordent aujourd'hui pour penser que le TLM 2.0 devrait donner un élan marqué au domaine de l'ESL(*). En effet, jusque-là, les utilisateurs qui mettaient en &oelig;uvre les plates-formes virtuelles de Virtio (racheté en 2006 par Synopsys), Virtutech, Vast, CoWare ou celle d'Arm (issue du rachat d'Axys et récemment revendu à Carbon Design Systems) étaient cantonnés dans la solution choisie. Car chacun a développé sa propre API et les modèles des uns sont inexploitables dans la plate-forme des autres, sauf à écrire des adaptateurs, opération longue, fastidieuse et sans valeur ajoutée pour l'utilisateur. L'arrivée du TLM 2.0 et l'utilisation généralisée du langage SystemC pour décrire des modèles devraient lever ces barrières et favoriser une meilleure exploitation de ces plates-formes. Car tous les fournisseurs le reconnaissent : quelle que soit la richesse des modèles mis à disposition des utilisateurs, ils ne peuvent couvrir l'ensemble de leurs besoins. Certes, dans un premier temps, les modèles existants bénéficieront d'un adaptateur pour être conformes à la spécification TLM 2.0 ; il faudra attendre plusieurs mois pour voir des modèles écrits de manière native pour l'interface TLM 2.0. Néanmoins, pour faciliter l'essor de cette spécification, il existe d'ores et déjà sur le marché des « checkers », disponibles en Open Source chez la société Doulos, ou bien des outils plus sophistiqués comme le récent TLM 2.0 Compliance Checker de Jeda Technologies. Ces logiciels s'assurent lors du démarrage d'une application que les interfaces implantées sur les modèles sont bien conformes au standard.Au-delà, l'arrivée du TLM 2.0 devrait aussi avoir un impact non négligeable au niveau du marché des IP. En effet, la spécification IP-XACT 1.4, qui s'est synchronisée sur l'arrivée du TLM 2.0, va permettre de réaliser l'intégration de blocs IP sur un SoC au niveau système (encadré I). Enfin, et ce point n'est pas à négliger, la spécification TLM 2.0 devrait aussi améliorer les échanges de modèles entre chercheurs et universitaires et contribuer à l'émergence de bibliothèques de modèles en Open Source, dotés d'interfaces TLM 2.0 et exploitables sur n'importe quelle plate-forme virtuelle. Le projet SocLib en France en est un exemple parlant (encadré II).Cependant, malgré l'étape importante franchie par le TLM 2.0, de nombreux problèmes restent en suspens. Le premier est lié au fait que la spécification est conçue pour réaliser des modélisations de SoC dotés d'un bus de communication. C'est finalement normal, puisque ce sont les grandes sociétés du semiconducteur qui sont moteurs dans l'élaboration de cette spécification. Mais la conséquence est que le TLM 2.0 est mal adapté (bien que cela soit possible) à la modélisation de systèmes, au sens large du terme, avec par exemple des canaux de communication basée sur Ethernet ou sur des liens série de type PCI Express ou USB. Néanmoins, « l'arrivée du TLM 2.0 devrait élargir le marché de la conception au niveau système car les grands assembliers, comme Thales, Alstom, Alcatel, Airbus…, qui travaillent beaucoup sur des plates-formes à base de FPGA, ont aussi des besoins forts en prototypage virtuel avec la possibilité de développer du code embarqué bien avant la mise à disposition physique de la plate-forme matérielle », indique Cyril Spasevski, directeur technique de la société française Magillem.Ensuite, parmi les difficultés rencontrées par les développeurs, on peut citer les divergences de vue quant à la gestion de la notion de synchronisation au sein des modèles Loosely-timed (et le rôle joué par le mécanisme Quantum), la non-prise en compte dans la spécification des interruptions (les IT) car celles-ci ne sont pas générées par le bus, ce qui constitue un frein à l'intégration de modèles, ou encore l'absence de règles quant à la gestion des configurations. Ces difficultés devraient faire l'objet de discussion au sein de l'OSCI qui, pour le moment, travaille à la publication du LRM (Language reference manual) du TLM 2.0 pour la fin de l'année, avant de passer au process de normalisation auprès de l'IEEE (à l'instar du langage SystemC déjà standardisé sous le vocable IEEE 1666-2005).(*) Les utilisateurs Intel, NXP, STMicroelecronics et TI, les fournisseurs de blocs IP Arm, Arteris, Mips, Rambus, Tensilica et Synopsys, ainsi que les fournisseurs d'outils Cadence, Carbon Design, CoFluent, CoWare, Mentor, SpringSoft, Synopsys et Virtutech ont d'ores et déjà annoncé qu'ils soutenaient le TLM 2.0.I. - IP-XACT 1.4 : une description des blocs IP au niveau systèmeLe Consortium Spirit, qui pilote la spécification IP-XACT faite pour expliciter la manière de décrire une IP, s'est calé sur les avancées des travaux de l'OSCI concernant le TLM 2.0 pour annoncer la version 1.4 du standard IP-XACT.Cette version très attendue permet désormais de travailler à l'intégration de blocs IP issus de diverses origines au niveau système, puisqu'elle supporte les interfaces bidirectionnelles de type TLM à différents niveaux d'abstraction. Auparavant, la version 1.2 ne portait que sur la description d'une IP au niveau RTL, empêchant une réelle diffusion de masse du concept. Rappelons que le standard IP-XACT documente au moyen d'un fichier XML les interfaces et les propriétés d'un bloc IP.Il définit dans le même temps une API qui procure une méthode standard d'échange de données à l'intérieur des outils de conception. Agnostique vis-à-vis des langages de programmation, cette approche autorise en particulier l'automatisation au sein de plate-forme ad hoc de l'intégration de blocs IP pour la conception d'un SoC (photo).II. - SoCLib ou l'ambition d'une plate-forme de prototypage en accès libreLe projet SoCLib, qui réunit partenaires industriels (ST Microelectronics, Magillem, Thales, Thomson R&D, Silicomp et TurboConcept) et laboratoires (CEA Leti, Inria, LIP6, Tima…) est un des plus gros projets de recherche actuel financé par l'Agence nationale pour la recherche (ANR). Il a pour ambition de constituer une plate-forme de modélisation et de simulation de systèmes multiprocesseurs intégrés sur puce. Le c&oelig;ur de cette plate-forme sera constitué par une bibliothèque de modèles de simulation de composants virtuels en accès libre (licence open source). Le langage de modélisation choisi est SystemC et chaque composant virtuel disposera de deux modèles, un précis au niveau cycle (cycle accurate) et un au niveau système, avec la mise en &oelig;uvre de l'interface TLM 2.0.Le projet prévoit la mise en place d'un serveur web assurant l'accès aux modèles de simulation et aux outils logiciels associés à la plate-forme SoCLib.D'un point de vue concret, trois plates-formes de démonstration sont prévues à l'horizon 2009 : un codeur/décodeur vidéo H264 développé par Thales sur une architecture matérielle multiprocesseur définie et modélisée par STMicroélectronics ; une application de décodage audio numérique développée par Thomson ; et la modélisation et le développement d'un modem WiMax par la société TurboConcept avec l'aide du CEA Leti. Le site www.soclib.fr fournit des informations sur l'avancement du projet.

TLM 2.0 : bienvenue dans l’âge de l’interopérabilité

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

TLM 2.0 : bienvenue dans l’âge de l’interopérabilité

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure