La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Simulateur VHDL verilog
Active-HDL 6.2 d’Aldec Cet environnement de développe- ment pour circuits spécifiques ou FPGA, qui intègre un outil de schématique, un générateur automatique de Testbench et un simulateur, fonctionne pour les conceptions en VHDL, Verilog ou mixtes. Fenêtre d’exploration des flots de données du circuit simulé Couverture de branche pour l’analyse statique du code VHDL ou…
