Couverture ElectroniqueS n°127

Magma Design Automation, Mentor Graphics et Synopsys ont lancé des logiciels de génération automatique de modèles de test répondant aux contraintes des conceptions en 65 nm et moins. Volume croissant des fichiers pour les vecteurs de test, prise en compte de la consommation, maîtrise plus difficile de la qualité de test… Autant d'aspects que les outils de génération automatique de modèles de test (ATPG) doivent être capables de résoudre avec l'évolution des conceptions vers des technologies de plus en plus fines. Dont acte : les Américains Mentor Graphics (numéro un dans ce domaine), Synopsys et Magma Design Automation (pour qui il s'agit du premier pas sur ce segment de marché) ont profité de la manifestation International Test Conference (ITC), qui s'est tenue fin octobre à Santa Clara en Californie, pour dévoiler leurs nouveaux outils. Pour son entrée sur le marché, Magma se focalise d'emblée, avec Talus ATPG et Talus ATPG-X – lequel intègre la compression des modèles sur la puce pour une réduction par un facteur 40 du volume de données de test – sur les limitations de l'offre logicielle existante, à savoir la difficulté de prise en compte des nouveaux défauts liés aux technologies de process 65 nm et moins. La génération automatique de modèles de test doit en effet prendre en compte les données relatives au layout et aux délais, afin d'être en mesure de détecter des défauts à faibles délais, orientés layout et de diaphonie, ainsi que d'améliorer la qualité de test. Pour y parvenir, Talus ATPG supporte la base de données unifiée de la plate-forme d'implémentation Talus. « Nos deux outils ont accès aux informations physiques sur les délais, le layout, la consommation et d'autres paramètres des modèles de conception, sans recourir à une bibliothèque spécifique », affirme Geir Eide, responsable produits senior au sein de l'activité Implémentation de conception chez Magma. L'intégration avec le flot d'implémentation assure par ailleurs l'extraction automatique de n'importe quel type de défaut orienté layout existant ou à venir. A l'instar de leur compatriote, Mentor Graphics avec son outil d'ATPG Test-Kompress et Synopsys avec TetraMAX mettent également en avant la génération de modèles de test pour les défauts de faibles délais. « Les technologies actuelles imposent de recourir à une distribution des délais, l'accumulation des petits délais, de l'ordre de 4 à 10 ps et non pris en compte jusqu'à présent, pouvant affecter les performances finales d'un circuit intégré », explique Fabienne Desbouvries, responsable du marketing pour les produits d'automatisation du test chez Synopsys. Dans le cas de TetraMAX, les ingénieurs identifient les chemins pour lesquels les marges sont les plus faibles pour déterminer les bons vecteurs, à partir des informations issues de l'analyseur statique de délais PrimeTime. Hormis l'amélioration de la qualité de test, les évolutions de TetraMAX et du logiciel de synthèse de la logique de compression DFT MAX portent aussi sur la gestion de la faible consommation et la possibilité de corréler les informations sur le circuit et sur la fabrication. « L'exportation des données de diagnostic sur les défauts de TetraMAX vers le nouveau module Odyssey (1) DFT améliore la finesse du diagnostic en réduisant le nombre de sources d'erreurs probables et en les pondérant », ajoute Mme Desbouvries (Synopsys). Magma et Mentor Graphics proposent également chacun une solution similaire, entre Talus ATPG et les outils Knights Camelot et Logic Map (voir EI n° 654) pour le premier, et entre TestKompress et Yield-Assist pour le second. En ce qui concerne la gestion de consommation, il s'agit à la fois de générer des vecteurs de test limitant la consommation lors des tests, ce qui passe par une réduction de l'activité de commutation, et d'implémenter la logique de scrutation en évitant les domaines de tensions multiples ou en respectant les intentions de consommation UPF (2).Des inconnues mieux gérées, une couverture de test amélioréeDu côté de Mentor Graphics, la société se concentre sur la compression des vecteurs de test en lançant la version Xpress de TestKompress. La technologie Xpress permet d'augmenter le niveau de compression dynamique jusqu'à 100 x – une réduction par trois en moyenne du nombre de modèles – et de prendre en compte d'une manière plus efficace les états inconnus, améliorant ainsi la couverture de test sans induire une explosion du volume de modèles de test. « Il s'agit d'une première étape importante pour mieux répondre aux contraintes de test des circuits en technologie 65 nm et 45 nm », précise Greg Aldrich, directeur marketing produits de la division DFT de Mentor Graphic.TestKompress Xpress intègre un algorithme avancé de contrôle et une nouvelle architecture de « compacteur » embarqué. Les valeurs inconnues, qui peuvent provenir d'un flip-flop non scruté ou d'un tableau non initialisé, étaient jusque-là ignorées, éliminées avec l'ajout d'une logique additionnelle, ou source de création de modèles supplémentaires permettant de court-circuiter la logique de compression. La technologie brevetée Xpress est un mécanisme de contrôle situé dans le « compacteur » – seules vingt portes sont ajoutées par chaîne de scrutation, soit 0,5 % du total ajouté – qui permet d'observer la valeur du registre ou de la bloquer pour chaque chaîne de scrutation les unes après les autres. Le nombre d'inconnues est fortement réduit sans dégradation de la couverture de test. « En ayant la possibilité de ne bloquer qu'une seule chaîne de scrutation, un seul vecteur de test au lieu de trois auparavant suffit, par exemple pour trouver la valeur inconnue », conclut M. Aldrich(1) Odyssey sert de base de données pour la fabrication.(2) Le standard Unified Power Format (UPF) 1.0 assure la description des intentions liées à la basse consommation.

Regain de compétition autour des outils de génération automatique de modèles de test

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Regain de compétition autour des outils de génération automatique de modèles de test

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure