Couverture ElectroniqueS n°127

Deux ans après le lancement de ses premiers circuits de la famille Virtex-5, Xilinx dévoile un quatrième cru de sa technologie Cmos 65 nm, armé pour renforcer sa position de leader dans cette géométrie de circuits programmables. Que les choses soient bien claires : ici, il s'agit d'envoyer les watts pour toujours plus de performances, des interfaces rapides, des bandes passantes amplement panoramiques et des puissances de traitement accentuées. Bien que, dans la conception de cette quatrième mouture de Virtex-5, son promoteur ait optimisé certains aspects de sa consommation dynamique, cette poignée de circuits ne vise pas particulièrement les applications nomades et sobres.C'est sous la désignation Virtex-5 FXT que la technologie 65 nm de Xilinx vient d'étoffer sa gamme d'une série se démarquant de l'offre précédente par des FPGA dotés de blocs processeurs PowerPC 440, de transpondeurs GTX rapides RocketIO, d'étages dédiés au traitement numérique de signal XtremeDSP et d'une quantité de mémoire Ram accrue en conséquence. Selon le constructeur, ces circuits constituent la meilleure plate-forme d'intégration système pour les applications de communication, avec ou sans fil, et les équipements de diffusion radio ou vidéo, pour répondre aux attentes actuelles des secteurs industriel, militaire ou spatial. Si cette dernière génération se veut extrêmement performante, elle ne repose pas tant sur de réelles innovations que sur des optimisations, qui, mises bout à bout, font toute son efficacité.Au c&oelig;ur de cette puissance de traitement haut de gamme, signalons la possibilité d'embarquer, dans les circuits de la famille FXT, jusqu'à deux c&oelig;urs 32 bits IBM PowerPC 440, dotés de deux fois 32 Ko de cache de données et d'instructions, capables de délivrer jusqu'à 1 100 DMips à 550 MHz. En lien direct avec ces processeurs, et constituant une des nouveautés à la base des performances de l'ensemble, citons l'étage d'interconnexion, le crossbar switch 5 x 2 de 128 bits, qui permet les accès simultanés aux entrées/sorties et à la mémoire. Remarquable par son architecture intégrée, cet aiguillage comprend des interfaces PLB (Processor local bus) maître et esclave, quatre ports DMA à canaux d'émission et de réception indépendants et un bus mémoire dimensionné pour les accès à faible latence et point-à-point. En outre, un étage APU (Auxiliary power unit) met à disposition des applications une pile d'instructions utilisateur, pour améliorer la connectivité dans certains domaines spécifiques, tels que le traitement vidéo, la 3D ou les calculs à virgule flottante. Cet étage aurait déjà tapé dans l'&oelig;il de certains utilisateurs privilégiés, qui participent aux tests de ces nouveaux circuits depuis plusieurs mois, et qui le verraient bien en bloc IP d'interconnexion générique pour d'autres c&oelig;urs de processeurs.Avec une application Gigabit Ethernet, le passage d'une plate-forme Virtex-4 FX à la récente V-5 FXT avec le même OS VxWorks 6.3, se caractérise par un gain en performances de 160 %, au niveau du flux système, en émission et réception TCP.Des canaux série 6,5 Gbits/s pour 200 mWL'augmentation de la bande passante au niveau des E/S repose sur des transpondeurs GTX, spécifiés pour des débits de 500 Mbits/s à 6,5 Gbits/s, déjà exploités par les Virtex-5 de précédente génération. Avec une consommation typique de 200 mW en régime maximal (en technologie 90 nm, à vitesse identique, il fallait compter sur un demi-watt de puissance consommée), ces ressources SerDes disposent d'un égaliseur DFE 4 étages, en plus de l'égalisation linéaire pour la partie réception et d'un dispositif d'amplification de signal au niveau transmission, afin d'améliorer l'intégrité du signal à ces forts débits d'échanges de données. Ces transpondeurs disposent aussi de sous-couches de codage physique multiformats, notamment des schémas de codage/décodage 8b/10b, 64b/66b ou 64b/67b, pour limiter d'autant le nombre de cellules logiques associées à chaque canal.Un autre aspect intéressant concerne la compatibilité broche à broche entre les nouveaux venus et les Virtex-5 des séries antérieures LXT et SXT, idéale pour faire migrer une application, en termes de performances, avec un minimum de modifications.Le troisième point technologique de cette quatrième génération de Virtex-5 concerne l'intégration de ressources DSP améliorées au niveau de la bande passante et des performances brutes. Les FXT peuvent compter jusqu'à 384 tranches XtremeDSP 18 x 25 et 16,5 Mo de Ram interne, pour une puissance de calcul maximale de 192 GMAC à 500 MHz et une bande passante mémoire supérieure à 11 To/s.Au niveau des outils de développement, notons que Xilinx a ajouté le support de ses derniers circuits à la version 10.1 de son ISE Design Suite. La gamme FXT se décompose en cinq références, allant de 32 K à 200 K cellules logiques. Les modèles FX30T et FX70T sont d'ores et déjà disponibles à l'échantillonnage, les trois plus gros, FX100T, FX130T et FX200T arrivant dans le courant des six prochains mois. La livraison des premiers lots destinés à la production devrait se faire au troisième trimestre 2008. Le Virtex-5 FX30T est annoncé au tarif unitaire de 159 $ par quantité de mille, à l'échéance de la première moitié de l'année 2009.

Quatrième volet pour quintette haut de gamme

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Quatrième volet pour quintette haut de gamme

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure