Accueil » Archives » Revue ElectroniqueS » Quadruple SerDes à réduction de gigue

Quadruple SerDes à réduction de gigue

Le 12/03/2009 à 7:00 par La rédaction
TLK3134 de Texas Instruments Ce circuit intègre quatre canaux de mise en série-parallèle avec extraction de signal d’horloge à réduction de gigue. Débit de données brut : jusqu’à 30 Gbit/s Boîtier BGA à 289 contacts Rens. : www.ti.com
La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Abonnez-vousConnectez-vous

Share via
Facebook
X (Twitter)
LinkedIn
Mix
Email
Print
Copy Link
Powered by Social Snap
Copy link
CopyCopied
Powered by Social Snap