La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Méthodologie de vérification VMM: don de Synopsys à Accellera
L’américain Synopsys, fournisseur d’outils pour la synthèse des FPGA et la vérification des circuits intégrés, vient de donner son manuel … L’américain Synopsys, fournisseur d’outils pour la synthèse des FPGA et la vérification des circuits intégrés, vient de donner son manuel de méthodologie de vérification (VMM) pour le langage SystemVerilog au consortium Accellera, qui est…
