Couverture ElectroniqueS n°127

Le Cortex-M7, le plus puissant cœur pour microcontrôleurs développé par ARM, offre de nombreux atouts pour les applications embarquées haut de gamme –calcul en virgule flottante, mémoires cache, bux AXI 64 bits… F ortdeson succès sur le marché des microcontrôleurs avec des cœurs Risc 32 bits à faible consommation (Cortex-M0, M3 et M4), ARM a lancé il y a cinq ans déjà le Cortex-M7, son cœur le plus puissant sur ce segment de marché. Un cœur qui emprunte plusieurs caractéristiques à ses grands cousins, les Cortex-A et Cortex-R, et fournit un niveau de performances inégalé. Le Cortex-M7 ne délivre pas moins de 5CoreMark/MHz – soit légèrement plus que les cœurs RX de Renesas ou Warrior-M de MIPS, tandis que le Cortex-M4 plafonnait autour de 3,5CoreMark/MHz. Il s'appuie pour cela sur une architecture à pipeline à six niveaux de type superscalaire avec prédiction d'embranchement. Il s'agit d'une évolution significative au niveau des performances du système grâce à l'amélioration des performances de l'architecture (nombre de cycles réduit par instruction) et à la hausse de la fréquence opérationnelle. La partie DSP fonctionne en virgule flottante et, nouveauté, en précision simple ou double, selon la norme IEEE-754. De plus, l'espace mémoire est optimisé dans la mesure où la prise en charge au niveau matériel des opérations en virgule flottante réduit le nombre et la taille des bibliothèques logicielles nécessaires pour exécuter ces calculs. Au bout du compte, la réduction des délais de traitement et de l'empreinte mémoire améliore l'efficacité énergétique de l'application et facilite l'exécution de fonctions qui, traditionnellement, nécessitent des systèmes embarqués plus complexes. Les avantages enregistrés peuvent être considérables sur le plan de l'efficacité énergétique, étant donné que la vitesse d'exécution des opérations en virgule flottante concernant les filtres DSP peut être multipliée par 20. < Ces microcontrôleurs bénéficient à la fois d'un cœur Cortex-M7 et d'un Cortex-M4 auxiliaire, ce qui simplifie le développement parallèle de la commande en temps réel et de l'interface. Un bus AXI 64 bits Autre innovation : l'utilisation d'un bus 64 bits AXI AMBA4 permettant de charger et stocker deux instructions en parallèle (et, éventuellement, de faciliter l'intégration d'un cœur Cortex-M7 dans une puce hétérogène embarquant également un Cortex-A, par exemple). Dissociant le contrôle et les données, ce bus AXI est ensuite relié à des bus AHB plus traditionnels, et dont la présence est imposée par le large catalogue de blocs périphériques à interface AHB déjà présents dans le catalogue Cortex-M. Dans les faits, un code développé sur Cortex-M4 tournera sans problème sur un CortexM7, même si l'optimisation de certaines routines permettra ensuite de faire gagner 5 à 10% de performances. Le CortexM7 bénéficie également de mémoires cache de niveau 1, une première pour un Cortex-M. Celles-ci peuvent atteindre de 4 à 64 Ko, que ce soit pour les instructions ou pour les données, avec correction d'erreurs ECC en option pour chacune des mémoires caches. Cette fonction permet de corriger automatiquement et à la volée des erreurs de 1 bit en mémoire, ainsi que de détecter des erreurs sur 2 bits. En option également figurent une mémoire 64 bits fortement couplée pour les instructions (ITCM, Instruction Tightly Coupled Memory ) et une double mémoire 32 bits fortement cou-plée pour les données (DTCM, Data Tightly Coupled Memory ), avec prise en charge du code ECC. Ces mémoires TCM constituent l'interface monocycle idéale pour exécuter les opérations de contrôle en temps réel. Dans un design très simple, par exemple, le système mémoire peut être relié à l'interface TCM, et les périphériques connectés à l'interface AHB. Dans une telle configuration, un système sur puce peut bénéficier des performances évolutives du cœur Cortex-M7 tout en contenant la taille et le coût de la puce. Cette configuration permet par exemple de créer un nœud de contrôle d'extrémité qui exige les performances en temps réel assurées par la mémoire Sram connectée aux interfaces TCM. Une autre option de configuration consiste à connecter la mémoire embarquée et/ou une mémoire externe à l'interface AXI, en utilisant des mémoires caches pour augmenter les performances. La plupart des applications à base de microcontrôleur font tourner un nombre élevé de petites boucles de contrôle et, par conséquent, se caractérisent par une exécution du firmware avec un nombre très faible d'absences d'informations dans le cache ( cache misses ). L'i.MX RT1060 de NXP parvient à faire tourner le cœur Cortex-M7 jusqu'à 600MHz. Avec une conception à base de cache, le système peut être moins déterministe lors de l'exécution de programmes à partir du bus système AXI. Toutefois, la table des vecteurs d'exception et les gestionnaires d'interruptions peuvent être placés dans la Sram connectée à l'interface ITCM, ce qui autorise des comportements déterministes lors de l'exécution des gestionnaires d'interruptions. Optimiser la mémoire cache Le système mémoire est conçu pour offrir un éventail d'options de configuration, selon la vitesse d'accès en lecture de la mémoire flash embarquée, la fréquence d'horloge requise ou la taille typique des applications ciblées. Si la vitesse d'accès à la mémoire flash embarquée est proche de la fréquence requise pour le processeur, la flash embarquée peut être connectée à l'interface ITCM avec une certaine accélération de l'accès flash. Dans d'autres cas, il sera plus judicieux d'associer l'interface AXI avec des caches. Si l'application doit exécuter des programmes à partir d'un contrôleur mémoire externe, ce dernier sera normalement relié à l'interface AXI, nécessitant la prise en charge de mémoires caches instructions et données. Dans certains cas, l'application utilisera uniquement la mémoire externe pour stocker les données. Le cache instructions devient alors inutile. Choisir la taille d'une mémoire cache dépend dans une large mesure des attributs du code de l'application. Lorsque le code programme est exécuté à partir de la mémoire flash embarquée, les caches instructions et données sont tous deux mis à contribution, étant donné que l'image du programme contient généralement des données, des tables de consultation (look-up tables – LUT) ou des constantes en lecture seule, ainsi que des instructions. À l'intérieur de l'image du programme, les applications contiennent généralement davantage de mots d'instructions que de données/ constantes. Lorsque la taille du programme augmente, les besoins en cache augmentent eux aussi, et il n'est pas rare qu'une mémoire cache instructions affiche des dimensions supérieures à celles de la mémoire cache données (c'est le cas de nombreux modèles chez NXP). A contrario, certaines applications peuvent contenir de petites boucles de contrôle ou DSP, et avoir une grande quantité de données pour les coefficients de calcul. Dans ces cas, les performances du système pourraient bénéficier d'un cache données plus important que le cache instructions. ARM a également renforcé la présence de la Ram, toujours dans l'optique de réduire le gouffre qui ne cesse de se creuser entre la flash embarquée, relativement lente, et le cœur du microcontrôleur, toujours plus rapide. En technologie 40nm, l'objectif initial était en effet d'atteindre les 400 MHz, soit plus du double de la fréquence typique des Cortex-M4, et de délivrer jusqu'à 2 000 CoreMark. Certains vont aujourd'hui plus loin: c'est le cas de STMicroelectronics avec les STM32H7 qui montent à 480 MHz, et de NXP dont les i.MX RT10xx culminent à 600MHz. Un cœur assez élitiste Le Cortex-M7 a bénéficié d'un rapide soutien de l'industrie, notamment de la partdeSTMi-croelectronics et NXP Semi-conductors. Ce soutien ne s'est pas généralisé à tous les fabricants de microcontrôleurs, en raison du positionnement très haut de gamme de ce cœur. De fait, une majorité d'applications peuvent se contenter d'un Cortex-M3 ou Cortex-M4 plus compact, ce dernier bénéficiant également d'un bloc optionnel de calcul en virgule flottante. Pour autant, le Cortex-M7 demeure le choix de référence dès que les performances attendues deviennent conséquentes, et de nouvelles familles continuent de faire leur apparition. En témoignent les derniers STM32H7 qui viennent d'entrer en production chez STMicroelectronics. Non seulement ces circuits fabriqués en Cmos 40 nm tirent profit d'une montée en fréquence du cœur Cortex-M7, qui peut désormais grimper jusqu'à 480MHz, mais ils bénéficient en plus d'un second cœur plus modeste, un CortexM4 cadencé à240 MHz. Plusieurs utilisations peuvent être faites de cette architecture à deux cœurs. Des applications existantes (par exemple de commande de moteurs), tournant actuellement sur un Cortex-M4 monocœur, peuvent être portées quasiment telles quelles sur un STM32H7 dont le Cortex-M7 sera mis àcontri-bution pour déployer une interface graphique utilisateur sophistiquée. Il est également envisageable d'utiliser ce cœur performant pour délester le M4 de fonctions exigeant des calculs intensifs: réseaux neuronaux, contrôle de données, filtrage de type DSP, codec audio, etc. D'un point de vue software, le caractère bicéphale de ces nouveaux STM32H7 simplifie l'écriture du code logiciel dans les projets où l'interface est développée séparément des fonctions de commande temps réel et de communication. Par ailleurs, un système tournant sur ces STM32H7 peut être booté sur n'importe lequel des deux cœurs. La puissance brute des STM32H7 atteint 1327 DMips et 3224 CoreMark –dont environ 800 CoreMark pour le Cortex-M4. Disponibles dans un large éventail de boîtiers incluant des WLCSP miniatures, les STM32H7 àdouble cœur sont vendus àpartir de 8,19 $pièce par quantités de 10 000. À titre indicatif, les modèles monocœurs démarrent désormais, eux, à3,39$ pièce. Ces versions économiques sont dépourvues de contrôleur LCD et de codec Jpeg pour les applications qui n'en ont pas besoin (STM32H742), ou sont allégées en mémoire flash pour les systèmes qui utilisent de toute façon une mémoire flash QSPI externe pour des fonctions graphiques (STM32H750). < Atmel décline même ses microcontrôleurs Cortex-M7 en modèles durcis pour les applications spatiales. ST, NXP et Atmel en tête De son côté, NXP dispose de deux familles de produits exploitant le cœur Cortex-M7. On le retrouve dans les processeurs hybrides i.MX RT10xx, dont beaucoup utilisent une mémoire flash ou Rom externe, mais qui, pour le reste, se comportent comme des microcontrôleurs dévolus au traitement en temps réel. On citera par exemple l'i.MX RT1060, un modèle architecturé autour d'un Cortex-M7 cadencé àpas moins de 600 MHz. Le précédent, le RT1050, faisait déjà le pari de la mémoire non volatile externe et n'embarquait que 512Ko de cache - cequi lui permettait d'être vendu sous la barre des 3$ en volume. Le RT1060 dispose, lui, d'un maxi-mum de 1ModeSram et de quelques améliorations, comme la présence d'un port CAN FD ou d'entrées-sorties accessibles en un seul cycle d'horloge, ce qui fait grimper son prix à 3,48 $ pièce par quantités de 10 000. Fort de l'héritage Freescale, NXP propose également le cœur Cortex-M7 dans ses microcontrôleurs Kinetis KV56 et KV58. Ces modèles tournant jusqu'à 240 MHz disposent de blocs analogiques spécifiques (modulateurs PWM à260 ps de résolution, convertisseurs analogique-numérique 12 bits 5Méch./s) qui les destinent surtout à la commande de moteurs et à la conversion d'énergie. L'autre grand fournisseur de microcontrôleurs Cortex-M7 est Microchip, via ses familles SAMV7, SAMS7 et SAME7 initialement développées chez Atmel. Cadencés à300 MHz, ces circuits visent respectivement les systèmes d'infodiver-tissement automobile (avec des modèles conformes àla norme AEC-Q100 grade 2), les applications générales et les systèmes industriels. L'améri-cain envoie même des Cortex-M7 dans l'espace avec des modèles dédiés soit aux mis-sions spatiales lointaines avec une résistance à des doses totales de 100krad et un boîtier céramique, soit aux constella-tions de satellites en orbite basse (donc avec des spécifica-tions moins strictes en termes de tenue aux radiations et de boîtier). On notera également dans notre tableau la présence de Cypress, par l'intermédiaire de quelques modèles Cortex-M7 àdouble cœurs initiés par Spansion pour l'automobile, de Panasonic avec une famille de circuits optimisés pour contrô-ler les redresseurs et convertisseurs de puissance, et de Samsung qui utilise un Cortex-M7 dans un microcontrôleur Exy-nos pour objets connectés.

LES MICROCONTRÔLEURS À CŒUR CORTEX-M7

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

LES MICROCONTRÔLEURS À CŒUR CORTEX-M7

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure