Couverture ElectroniqueS n°127

En sautant formellement l'étape 45 nm, Altera gagne 17 % en surface de puce donc en prix de revient pour ses FPGA hautes performances deux fois plus complexes que leurs prédécesseurs à consommation égale et dotés de moyens de communications sans précédent. « Parce qu'il y a encore, même s'ils sont de moins en moins nombreux, des clients qui ne se satisfont pas de l'offre actuelle et qu'il est toujours bon d'être à la pointe de la technologie, notamment pour impressionner ses concurrents », affirme Paul Hollingworth, directeur du groupe HardCopy, Altera vient d'introduire la première famille de FPGA en technologie Cmos 40 nm du marché. Le numéro deux de la logique programmable, qui a développé cette technologie conjointement(*) avec le numéro un mondial de la fonderie de semiconducteurs, TSMC, devance ainsi le numéro un mondial du secteur, son compatriote Xilinx qui travaille, lui, notamment avec le deuxième fondeur de semiconducteurs, et qui lui avait grillé la politesse lors de la génération précédente. Les premiers FPGA 40 nm d'Altera, regroupés dans la famille Stratix IV, seront échantillonnés au quatrième trimestre, le début de la production de volume étant prévu pour le premier trimestre 2009. Les outils nécessaires au développement sont eux d'ores et déjà disponibles comme c'est le cas de la version 8 du logiciel Quartus II. Les développeurs vont donc pouvoir démarrer leurs conceptions dès maintenant et disposeront des circuits au moment ad hoc. Des émetteurs-récepteurs à tous les étagesPourquoi 40 nm et pas 45 nm ? « Parce que cela permet de gagner encore un peu plus en densité et de réduire les coûts », explique Paul Hollingworth. « Il s'agit d'une réduction d'un quart de n&oelig;ud technologique qui permet avec les mêmes équipements de production de fabriquer plus de puces par tranches », précise de son côté Maria Merced, présidente de TSMC Europe. Comparée à une technologie Cmos 45 nm générique, la version 40 nm permet de réduire de 17 % la taille des puces à complexité donnée donc les coûts. Reste que dans les faits, les FPGA d'Altera sont les premiers circuits logiques programmables en technologie Cmos 45 nm officiellement introduits sur le marché. Comme pour le lancement de la famille Stratix III en technologie Cmos 65 nm il y a deux ans (voir EI n° 628), Altera insiste notamment sur la baisse de la consommation permise par cette nouvelle technologie, 50 % de moins à complexité égale (cela grâce notamment au passage à une tension d'alimentation de 0,9 V pour le c&oelig;ur). Mais pas seulement, l'augmentation de la complexité est également mise en avant (deux fois plus à consommation égale) et notamment l'intégration de nombreux émetteurs-récepteurs dont le débit de sortie a été porté à 8,5 Gbit/s pour une bande passante totale deux fois plus élevée que n'importe quel autre FPGA du marché. De fait, deux variantes de la famille Stratix IV seront disponibles : une, appelée Stratix IV E, riche en ressources logiques (680 000 blocs logiques maximum), mémoires (22,4 Mbits) et DSP avec un maximum de 1 360 multiplieurs 18 x 18 bits, et une autre la Stratix IV GX dotée de huit à 48 émetteurs-récepteurs avec un maximum de 530 000 blocs logiques, 20,3 Mbits de mémoire et 1 024 multiplieurs. Les performances sont, elles aussi, dopées par le passage au 40 nm : Altera annonce une fréquence de fonctionnement interne de 350 MHz. Pour le reste, les Stratix IV font appel à la même architecture logique de base que leurs prédécesseurs (voir par exemple EI n° 636). Comme pour les familles précédentes, Altera proposera sous le nom de Hard-Copy IV une version prédiffusée Cmos 40 nm de ses FPGA pour des besoins de grands volumes. Avec, cette fois, des émetteurs-récepteurs intégrés même s'il y en a deux fois moins que dans les FPGA pour des questions de taille de puce. (*) Altera y a consacré 500 millions de dollars. La plate-forme DSP reconfigurable la plus puissante du marchéEn attendant peut-être ses premiers FPGA 45 nm, Xilinx vient, lui, d'introduire ce qu'il considère comme la plate-forme DSP reconfigurable la plus puissante du marché. En technologie Cmos 65 nm, cette plate-forme FPGA, référencée Virtex-5 SX240T, est ainsi caractérisée par une puissance de calcul de 528 milliards de multiplications avec accumulation par seconde (GMAC) et 190 Gflops. Elle intègre pour cela 1 056 multiplieurs 25 x 18 bits, chacun ne consommant que 1,4 mW/100 MHz, 18 Mbits de Ram et 24 transmetteurs série haut débit supportant des débits de 3,75 Gbit/s.

Les FPGA passent au Cmos 40 nm pour consommer moins et communiquer plus

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les FPGA passent au Cmos 40 nm pour consommer moins et communiquer plus

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure