La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Les bancs de test sont synthétisés directement à partir des spécifications C++
La jeune société Lighthouse affirme être en mesure de réduire de 80 % le temps de développement d’un banc de test en Verilog avec ses outils inFact. L’Américain Lighthouse Design Automation introduit ce qui est, selon lui, le premier générateur automatique de séquences pour bancs de test dit “ intelligent ”. Baptisée inFact, cette famille de logiciels est…
