La version 2.3 du langage Verilog AMS (Analog mixed signal) vient d'être approuvée par l'organisme de normalisation Accelera. Cette nouvelle mouture unifie la version 2.2 du Verilog AMS avec la norme IEEE 1364 2005 qui décrit le langage Verilog. Le Verilog AMS 2.3 introduit, en outre, la notion de conception descendante et le support en simultané de blocs analogiques multiples.