La dernière-née des flash de 128 Mbits d'Hitachi est capable de détecter ses zones défectueuses et de les remplacer, ce qui contribue à prolonger sa durée de vie.
La mémoire flash superAND d'Hitachi est la première à intégrer un contrôleur qui la rend opérationnelle à 100 %. Cette mémoire, qui présente un courant de veille de 50 µA, est destinée aux appareils portables et aux appareils photo numériques. Deux séries de cette mémoire flash 128 Mbits sont disponibles : la série HN29V128A x8 et x16 (correspondant respectivement à une largeur de bus de 8 et 16 bits), qui fonctionne sous 3,3 V, et la série HN29A128A x16 bits, opérant sous 1,8 V. Elles sont organisées en 8 192 secteurs de 2 048 octets ou 1 024 x 16 bits. Le temps d'accès en première lecture est de 80 µs, en lecture série de 50 ns avec un taux de transfert de 10,7 Mo/s pour un bus de 8 bits. Pour un bus de 16 bits, ces valeurs sont respectivement de 120 µs, 80 ns et 14,9 Mo/s. La vitesse d'écriture est de 2,2 et 3,3 ms par secteur.
S'appuyant sur la technique flash Hitachi de type AND, la mémoire superAND à cellules multiniveaux est gravée en 0,18 µm. La mémoire flash AND classique du japonais comporte un faible pourcentage de secteurs défectueux, qui sont normalement gérés par un contrôleur externe ou bien par voie matérielle ou logicielle sur l'équipement hôte. La flash superAND est la première à incorporer une fonction de gestion des secteurs défectueux, qui détecte les anomalies en son sein et remplace les secteurs inutilisables par des secteurs de réserve, de sorte que son espace est toujours opérationnel à 100 %.
Cette mémoire intègre en outre une fonction de nivelage de l'usure (Wear Levelling), qui peut prolonger sa durée de vie en assurant une répartition uniforme des opérations d'écriture.
Utilisant une interface compatible NAND, elle est, moyennant des adaptations logicielles mineures, compatible avec tous les systèmes exploitant des flash NAND existantes.
La nouvelle mémoire dispose également d'une fonction d'attente, capable de réduire le courant à 5 µA pour les appareils électroniques portables exigeant une gestion poussée de l'alimentation. Par ailleurs, sa fonction « Power on read » emploie deux lignes de commande (broches CE et RE) pour lire jusqu'à 2 Ko d'informations à la mise sous tension du système, sans qu'il soit nécessaire de saisir une commande.
La mémoire flash superAND est encapsulée en boîtier 48 broches TSOP type I, hormis la version 1,8 V et largeur de bus 16 bits qui est proposée en boîtier CSP (Chip Scale Package) à 72 contacts. L'échantillonnage commencera en juin 2002.
Des outils d'aide au développement des systèmes, disponibles à partir du mois prochain, comprendront un modèle de description fonctionnelle VHDL, un modèle d'entrée-sortie Ibis et un modèle de pilote de référence en C.
