Couverture ElectroniqueS n°127

La jeune société française CoFluent Design propose avec CoFluent Studio un outil unique d'analyse et d'exploration de l'architecture d'un circuit, grâce à un modèle en SystemC décrit à un haut niveau d'abstraction. Créée il y a moins d'un an, la société française CoFluent Design, avec son logiciel CoFluent Studio, s'insère dans la mouvance actuellement très active des sociétés qui travaillent sur les outils d'ESL (Electronic System Level), un des marchés parmi les plus prometteurs de la CAO. Cet outil unique assure l'exploration et la validation d'une architecture à un degré élevé d'abstraction, au niveau messages, au-dessus du niveau transactions, celui utilisé par exemple dans l'outil ConvergenSC de CoWare (Electronique n° 137, p. 18). L'objectif de cet environnement est double : d'un côté, faciliter le travail d'exploration et de validation d'une architecture en testant facilement diverses hypothèses de dimensionnement et de partitionnement logiciel/matériel ; de l'autre, générer un modèle de référence en C et/ou VHDL synthétisable. Selon Vincent Perrier, un des créateurs de la société, « le modèle ainsi créé et validé avec CoFluent Studio est exact à 5 % près en termes de performance par rapport au circuit final, une estimation liée aux résultats que nous avons observés lors des phases de validation du produit chez STMicroelectronics, Thales ou EADS ».La méthodologie utilisée dans CoFluent Studio s'appuie sur la méthode MCSE (Méthodologie de conception des systèmes électroniques) (*). Il s'agit d'une approche descendante qui part des spécifications d'un circuit jusqu'à sa réalisation sous forme d'un prototype, en créant à chaque niveau un modèle de plus en plus détaillé. Dans l'environnement CoFluent Studio, la première étape consiste à décrire les fonctionnalités de son système en faisant abstraction de l'implantation matérielle future. A ce stade, l'outil propose un éditeur graphique qui permet de décrire le modèle fonctionnel de son application, d'un point de vue logique. Cette représentation écrite en SystemC, sans que l'utilisateur n'ait à connaître la syntaxe de ce langage, est organisée sous forme de blocs qui intègrent des fonctions plus ou moins complexes (des algorithmes en C).Ces blocs sont ensuite reliés entre eux par des mécanismes d'échanges de messages. Ce modèle, qui dès cette étape intègre des contraintes temporelles, est alors simulé, ce qui permet d'observer le comportement fonctionnel du système, avec la possibilité de vérifier la synchronisation des données.Un modèle architectural en SystemC entièrement simuléLa seconde étape consiste à choisir les éléments de son architecture matérielle. Il s'agit d'abstractions d'unités de traitement : des processeurs pour un traitement des fonctions purement logicielles, des FPGA ou des Asic pour un traitement des fonctions par le matériel, des structures de mémoire… Une fois réalisé ce choix des différents processeurs avec leurs attributs, le logiciel réalise le partitionnement souhaité par l'utilisateur. On obtient alors un modèle architectural complet du circuit, dans lequel chaque fonction est traitée par une entité logique (processeur ou composants matériel).L'ensemble est simulé avec des vitesses d'exécution élevées, de 100 à 1 000 fois plus vite qu'avec un code RTL selon la société, et l'outil offre la possibilité d'avoir des mesures de performances de son système. Ceci grâce à un moteur de simulation SystemC, celui fourni par l'OSCI (Open SystemC Initiative), auquel CoFluent a rajouté des fonctions propres : un modèle de système d'exploitation temps réel qui émule les notions de préemptivité et de gestion multitâche d'une application ; et un ensemble de fonctions d'instrumentation qui permettent à l'utilisateur d'avoir des informations précises sur le fonctionnement de son application, comme le temps CPU consommé, le taux de remplissage des mémoires, etc. Ce sont ces données qui permettent de remettre en cause telle ou telle décision d'implanter un algorithme en dur ou sous forme logicielle, d'utiliser deux processeurs au lieu d'un seul plus puissant, etc.Ce modèle architectural est ensuite affiné en ajoutant des attributs supplémentaires aux unités d'exécution. A la fin, lorsque le modèle est bon, CoFluent Studio génère automatiquement la partie logicielle en code C, et la partie matérielle en code VHDL synthétisable.(*) Méthode développée au sein de l'université de Nantes, à partir des travaux du professeur Jean-Paul Calvez.

L’exploration à haut niveau de l’architecture d’un SoC ou d’un FPGA devient accessible

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

L’exploration à haut niveau de l’architecture d’un SoC ou d’un FPGA devient accessible

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure