La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
FPGA : pensez à l’accélération matérielle des algorithmes de calcul
Grâce à une technologie de compilation directe de code C en un bloc d’accélération matérielle, Altera montre qu’il est possible d’améliorer de manière conséquente les performances d’un système embarqué au sein d’un FPGA. Et ce pour un coût raisonnable en ressources logiques et en temps de développement. Un exemple portant sur l’accélération d’un algorithme de…
