Couverture ElectroniqueS n°127

Après Magma et son outil Titan, Synopsys se lance à son tour à l'assaut du marché des outils de développement pour circuits mixtes et analogiques avec son environnement Galaxy Custom Designer. Objectif avoué : mener la vie dure à Cadence et sa plate-forme Virtuoso. Annoncé depuis plusieurs mois sous le nom de code Orion, l'environnement de développement dédié aux circuits analogiques et mixtes, baptisé Galaxy Custom Designer, vient d'être dévoilé par Synopsys. Rejoignant Magma qui, en avril dernier, avait introduit sur le marché sa plate-forme Titan pour les mêmes besoins (Electronique n° 190, p. 14), Synopsys s'attaque ainsi ouvertement au monopole détenu de facto sur le terrain par Cadence avec son environnement Virtuoso (*). Cet intérêt accru des grands éditeurs de CAO pour le design et l'implantation de fonctions analogiques au sein d'un circuit tient essentiellement au fait que sur les SoC de grande taille de dernière génération, en technologie 65 nm et en deçà, les fonctions analogiques sont de plus en plus fréquemment diffusées sur l'ensemble de la puce, et non plus conçues comme des blocs à part, individualisés. D'où un besoin croissant pour les équipes de conception de disposer d'outils capables de mieux gérer les interdépendances entre les zones numérique et analogique, et de mieux prendre en compte l'intégration de blocs IP analogiques au sein du SoC.Avec Galaxy Custom Designer, Synopsys propose classiquement un éditeur de schématique, (Custom Designer Schematic Editor) et un outil de routage et d'implantation physique (Custom Designer Layout Editor). Ces deux outils fonctionnent de manière native sous la base de données ouverte et non propriétaire Open Access, facilitant ainsi leur ouverture vers l'extérieur, notamment pour l'intégration d'IP écrites sous cette base de données. De plus, Custom Designer supporte les langages standard Python, TCL et C++, simplifiant ainsi l'écriture et les modifications des cellules paramétrées analogiques (PCells). A ce sujet, Synopsys fait partie et participe aux travaux de l'alliance IPL (Interoperable PCells library), initiée par la société Ciranova, dont l'objectif est de promouvoir l'écriture de PCells sous Open Access en utilisant le langage Python (Electronique n° 185, p. 42). Une réponse à Cadence qui utilise de son côté un langage propriétaire, le Skill, empêchant toute manipulation des PCells écrites avec ce langage dans un autre environnement que Virtuoso. La récente décision du fondeur taïwanais TSMC de proposer des PDK (Process design kits) en langage Python pour les technologies 65 nm, capables d'opérer sous la base de données Open Access, donne un poids considérable à cette démarche et devrait à l'avenir ouvrir la voie à une véritable interopérabilité entre outils de conception analogique et flots de fabrication.Améliorer la productivité de la conceptionD'un point de vue pratique, afin de ne pas décontenancer les utilisateurs de Virtuoso, et diminuer le plus possible la courbe d'apprentissage de son produit, Synopsys a délibérément choisi de reproduire fidèlement l'aspect visuel des écrans de travail du logiciel de Cadence. En revanche, la société a apporté un soin particulier à l'amélioration de la productivité de l'outil, en proposant des manipulations simplifiées et rapides des fonctions classiques utilisées par les concepteurs. Ainsi, par exemple, via un simple click sur un n&oelig;ud ou un symbole du schéma, il est possible de modifier les paramètres associés à ces entités sans avoir à faire appel à une table spécifique. De même, il est possible de visualiser une cellule paramétrée de manière dynamique et instantanée, dès que l'on modifie un de ses paramètres. L'outil autorise aussi le retour à un état antérieur de manipulation sur une session en cours. De plus, les résultats fournis par les outils d'extraction de parasites et de vérification physique, comme Hercules et Star-RCXT de Synopsys, sont disponibles en dynamique à l'écran sur le layout.Le lien avec la partie conception numérique de l'environnement Galaxy, qui fonctionne sous la base de données propriétaire Milkyway de Synopsys, est assuré de manière transparente pour l'utilisateur. Il autorise un transfert des données entre les parties analogique et numérique d'un circuit durant les phases de préplacement (floorplanning), de placement-routage et d'optimisation finale du circuit (le « chip finishing »). Enfin, pour procurer une solution complète de conception et de vérification, le lien avec les simulateurs HSpice, HSim et NanoSim ainsi qu'avec l'outil d'analyse WaveView (issu du récent rachat de Sandwork) est assuré via un modèle commun de données.(*) Sur le marché des outils de développement pour les circuits analogiques, estimé selon les analystes entre 400 et 500 M$, Cadence détient environ 85 % de parts de marché avec son outil Virtuoso. Selon plusieurs sources concordantes, mais non officielles, entre 25 et 30 % du chiffre d'affaires de Cadence est issu directement ou indirectement de son activité en conception analogique.

Et un environnement de plus pour concepteurs de circuits mixtes et analogiques

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Et un environnement de plus pour concepteurs de circuits mixtes et analogiques

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure