En conception analogique pensez à la simulation en Verilog-A

Le 01/10/2008 à 0:00 par La rédaction
Grâce à une nouvelle génération d’outils basés sur le langage Verilog-A, on peut désormais exploiter des modèles de circuits analogiques précis et compacts qui accélèrent spectaculairement l’étape de simulation. Ce qui ouvre la voie aux méthodologies de conception descendante.
La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Copy link
Powered by Social Snap