Le Britannique Celoxica, éditeur d’outils de conception au niveau système, et l’Américain Aldec, fournisseur de logiciels de vérification au niveau RTL, viennent de développer un environnement unique de conception des FPGA combinant les langages VHDL, Verilog et Handel C. Baptisé Active-HDL+C, cet outil regroupe le simulateur Active-HDL de l’Américain et le moteur de synthèse et…
La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.