L’intérêt du concept est de permettre au processeur hôte de s’accoupler à des flash NAND, indépendamment de leur géométrie. Celle-ci s’avérant en effet plus ou moins exigeante en termes de correction des erreurs de bits. Toshiba Electronics Europe annonce le développement d’une mémoire flash de type NAND à un niveau (SLC, single level cell) intégrant un code de correction des erreurs (ECC).
Baptisée BENAND, cette mémoire bénéficie d’une technologie 32 nm. La correction des erreurs s’effectue sur la base de 4 bits pour 512 octets. L’intérêt est ici de dispenser le processeur hôte de cette tâche, de surcroît plus ou moins complexe en fonction des règles de dessin adoptées pour la mémoire.

Cette BENAND est actuellement échantillonnée en versions 4 et 8 Gbits. La production de volume devrait être effective en mars 2012. Au niveau du boîtier et du brochage, la compatibilité est assurée avec les flash SLC traditionnelles.
Les applications grand public (TV LCD, appareils photo numériques…) et industrielles sont essentiellement visées.
La société envisage d’étendre la gamme BENAND avec des mémoires réalisées selon un procédé 24 nm, et ce dès l’été prochain.