L’éditeur d’outils de CAO Mentor Graphics a coopéré avec les membres de la Common Platform Alliance pour designer une puce de test pour le procédé High-k metal gate en 32 et 28 nm. La solution utilisée par Mentor Graphics pour cette puce de test s’appuie sur ses outils de placement routage Olympus SoC et sur sa plate-forme de vérification Calibre dotée de fonctions de DFM (Design for Manufacturing) et de DRC (Design Rule Checking) adaptées aux contraintes des géométries en 32 et 28 nm.
La Common Platform Alliance (IBM, GlobalFoundries et Samsung), via cette collaboration, propose à ses clients un flot complet, de la “net list aux fichiers GDSII”, pour le procédé HKMG (High-k metal gate). Avec notamment des analyses MCMM (Multi Corner Multi Mode), des technologies d’optimisation de la consommation ainsi qu’une approche originale d’analyse des timing en parallèle, sur des plates-formes de calcul à base de multiples processeurs multicœurs.
