Couverture ElectroniqueS n°127

Les technologies de reconnaissance de motifs, d'apprentissage automatique, de réseaux neuronaux et autres procédés touchant à l'intelligence artificielle s'immiscent jusque dans des processeurs d'usage courant. Destiné aux centres de données, le processeur Tesla P100 a été optimisé par Nvidia pour le deep learning et se retrouve, par groupe de huit, dans un ordinateur spécialement conçu pour ces applications. L 'intelligence artificielle, expression ambiguë confinant à l'oxymoron, stimule depuis longtemps l'imagination des auteurs de science-fiction autant que les scientifiques qui y voient une manière plus élégante, mais surtout plus efficace, d'aborder certains problèmes que la programmation classique peine à résoudre. L'avènement des capteurs embarqués – dans l'automobile, dans le smartphone, dans la maison– crée également un fort besoin d'intelligence numérique capable d'interpréter des palanquées de données issues du monde réel, donc imprévisibles et imparfaites. Devenant omniprésente, l'électronique ne peut plus faire l'économie d'une certaine forme d'intelligence, ou plus exactement d'une capacité d'adaptation à son environnement. Concrètement, qu'entend-on par « intelligence artificielle » dans le cadre qui nous intéresse, celui de l'électronique ? Beaucoup de choses en fait. Le terme est né dans les années 1950, mais il est longtemps resté un sujet d'étude théorique. Ce n'est qu'à l'orée des années 2010, grâce à la puissance de calcul et au talent pour le parallélisme développés par les processeurs, les DSP et les moteurs graphiques, que l'intelligence artificielle (que l'on qualifiera de restreinte dans la mesure où elle ne s'applique encore qu'à une tâche précise définie à l'avance) est réellement entrée dans nos vies, par l'intermédiaire de réalisations spectaculaires (par exemple des ordinateurs capables de battre les humains aux dames, aux échecs et, récemment, au go) et de tâches moins visibles, mais bien plus utiles (le tri de spams, l'évaluation de risque financier, la reconnaissance d'objets). Ces tâches ne reposent pas uniquement sur des algorithmes déterministes classiques, mais aussi sur des calculs de probabilité effectués par des réseaux neuronaux, des réseaux bayé-siens, de la logique floue ou d'autres méthodes fort complexes qu'il ne s'agit pas de détailler ici. Avec suffisamment de Mips et de Gflops sous le capot, ces méthodes permettent d'obtenir de bien meilleurs résultats que l'algorithmique usuelle. Prenons l'exemple d'un système d'aide à la conduite automobile, chargé de détecter la présence d'un feu de signalisation – après tout, les voitures autonomes seront sans doute les premiers robots intelligents auxquels le grand public sera confronté. Les images issues des caméras de la voiture sont découpées en morceaux confiés à un réseau constitué de plusieurs couches de neurones. Chaque couche est dévolue à un paramètre de reconnaissance différent, épaulée pour cela par un filtre traditionnel de détection de contour, d'angle ou encore de couleur. Les neurones qui constatent une correspondance entre la portion d'image et la caractéristique d'un feu de signalisation envoient une impulsion positive à la couche suivante, et ainsi de suite jusqu'à ce qu'en sortie de la dernière couche du réseau neuronal, il soit possible de statuer sur la présence ou l'absence du feu de signalisation. Plus on soumet d'images au réseau de neurones, plus celui-ci peut « apprendre » à mieux distinguer les feux de signalisation des phares automobiles ou d'autres éléments graphiques approchants, en corrigeant par exemple les valeurs de pondération qu'il confère à chaque couche (forme générale du feu, couleurs, positionnement probable sur la chaussée, taille, récurrence, texture, orientation…) pour chacune de ses réponses correctes et incorrectes. On comprend alors que cette phase de machine learning est d'autant plus efficace qu'elle brasse un grand nombre d'occurrences. L'efficacité des systèmes d'intelligence artificielle récents, notamment en reconnaissance de motifs graphiques, est donc intimement liée à l'explosion des réseaux de données qui ont alimenté leur apprentissage d'une énorme matière, jusqu'à aboutir au deep learning , qui permet aujourd'hui aux algorithmes de vision numérique d'être extrêmement performants, qu'il s'agisse de détecter des chatons sur Instagram, des bribes de chansons ou de vidéos non libres de droit sur Youtube ou des indicateurs de cellules cancéreuses dans les systèmes d'imagerie médicale. « En fait, si la collecte et la caractérisation systématiques de millions d'images pour améliorer les algorithmes de reconnaissance ont démarré vers 2010 avec le projet ImageNet, c'est surtout en 2012, avec l'ajout des réseaux CNN ( convolutional neural networks ) via AlexNet, que l'industrie du deep learning a commencé à se déployer », rappelle Samer Hijazi, responsable de l'ingénierie pour l'IP chez Cadence. Et, l'an passé, pour la première fois, de tels algorithmes de reconnaissance d'images à réseaux de neurones profonds ont obtenu des taux de réussite supérieurs à ce dont l'être humain est capable. En l'occur- rence, des travaux menés par le centre de recherche Microsoft de Pékin ont remporté les suffrages à la fois pour le challenge ImageNet (pour les catégories classification, localisation et détection) et pour le challenge Microsoft Common Objects in Context ou MS COCO. De tels algorithmes sont également utilisés pour les services de traduction à la volée de Skype. Quels circuits pour l'intelligence artificielle? Problème: pour l'heure, l'application directe de ces algorithmes est difficilement réalisable au sein de circuits embarqués, car ils nécessitent des ressources phénoménales en termes de mémoire, de bande passante et de puissance de calcul. « Sans optimisations, AlexNet requiert 725 millions d'instructions MAC par image, et une bande passante de 240 Go entre le processeur et la mémoire Dram à 1 000 image/seconde, ce qui est infaisable aujourd'hui », explique Samer Hijazi. « Nous sommes actuellement dans une phase de transition où de nombreuses approches matérielles et logicielles seront expérimentées pour résoudre les mêmes problèmes ». D'où le grand nombre de développements à travers toute l'industrie des semi-conducteurs, et la quête effrénée de compétences qui s'avèrent à la fois extrêmement pointues et très peu partagées dans la communauté actuelle des microélectroniciens – tout le monde parle d'intelligence artificielle, mais rares sont ceux qui savent vrai-ment de quoi ils parlent. Ces développements visent à trouver le bon compromis entre la faisabilité de l'implémentation d'algorithmes intelligents dans des semi-conducteurs existants et un taux de reconnaissance acceptable pour l'application: abaisser la reconnaissance d'un panneau de signalisation de 99,5% à 98,5% peut permettre de réduire d'un facteur 100 ou 1 000 la complexité de l'électronique mise en œuvre. Aucune approche matérielle n'est laissée de côté. Certains misent sur des architectures existantes (FPGA, processeurs Risc ou Cisc, processeurs graphiques, DSP… selon le savoir-faire de chaque fabricant). D'autres parient sur des structures exotiques, comme les memristors qui se rapprochent du fonctionnement des synapses en tant que cellules mémoires analogiques – problème, malgré quelques travaux avancés et effets d'annonce (chez HP par exemple), personne n'est encore réellement en mesure de commercialiser des composants à base de memristors. Beaucoup, enfin, tablent sur des accélérateurs à architecture spécifique qui, associés à des processeurs usuels, permettent de les délester de certaines tâches typiques de l'intelligence artificielle. La R&D électronique en ébullition Symbole de cette popularité croissante, les composants que l'on qualifiera un peu abusivement de cognitifs ont eu droit à leur propre session dédiée lors de la dernière conférence ISSCC. Parmi les leaders de la recherche sur ce thème, le puissant Kaist sud-coréen y a multiplié les présentations. Le centre de recherche et développement a par exemple exposé un processeur à réseaux neuronaux destiné à offrir une interface naturelle, par la voix et les gestes, aux systèmes de réalité virtuelle ou augmentée se présentant sous la forme de lunettes ou d'un casque. La difficulté réside ici dans l'impéra-tif de sobriété du processeur, qui embarque entre autres un cœur de reconnaissance gestuelle avec pipeline à 5 niveaux qui exploite les signaux reçus de deux caméras externes, un bloc de détection et de reconnaissance vocale, un moteur d'apprentissage neuronal et un bloc de gestion d'alimentation chargé de couper dynamiquement les domaines d'horloges et les registres inutilisés. L'ensemble tient dans une puce de 4,81 millions de portes logiques pour une consommation de 126,1mW sous 1,2V à 200MHz en technologie 65nm. « Par rapport à l'état de l'art, cela représente une amélioration de 68% du rendement énergétique, tout en conservant un niveau de performance équivalent pour ce qui est de la reconnaissance de motifs », se réjouit Seongwook Park du Kaist : on atteint ici 1,8 Tops/W et 36,5Gops/mm 2 . Pour les applications d'assistance à la conduite (ADAS), la contrainte énergétique est plus lâche: il s'agit essentiellement pour le processeur de consommer moins de 4 ou 5W afin de se passer de dissipateur, ce qui exclut tout de même bon nombre de FPGA par exemple. En revanche, la charge de travail est plus soutenue. En particulier, les algorithmes d'estimation précise des distances de type Semi-Global Matching (SGM) n'ont pour l'heure pas pu être implémentés dans des processeurs ADAS, du fait de la quantité de données en jeu, donc du goulet d'étranglement au niveau de la bande passante. Comme pour le processeur pour lunettes intelligentes précédent, le Kaist a développé un processeur ADAS sophistiqué en procédant à différents arbitrages permettant de réduire cette quantité de données à traiter sans nuire à la précision finale de manière significative. Le centre coréen a présenté lors d'ISSCC ce processeur chargé de l'aide à la conduite, mais qui sert aussi, lorsque le véhicule est immobilisé, de boîte noire, une fonction qui fait son apparition dans l'automobile pour se prémunir contre le vol et certains types d'accidents. De nombreux blocs distincts sont chargés des différentes étapes permettant d'analyser l'environnement du véhicule à partir de caméras 720p de vision stéréo à 30 images par seconde : cartographie globale et mesure des distances longitudinales (SGM), découpage en portions d'images pertinentes, détection puis reconnaissance d'objets dont on estime la position et la trajectoire afin de statuer sur leur dangerosité immédiate ou potentielle… « Le moteur SGM tire profit d'une architecture pipeline à trois niveaux et d'un découpage de l'image globale en 64 tuiles pour réduire de plus de 85 % les accès à la mémoire externe par rapport à une approche classique de traitement au niveau pixel », explique Kyuho J. Lee du Kaist. Boosté par un accélérateur SIMD, le bloc de prédiction de trajectoire repose sur une circuiterie à logique floue connectée à un réseau neuronal à récurrence et établissant des modèles de comportement typiques, prédisant simultanément les trajectoires de 20 objets avec une latence de 1,24ms et un taux d'erreur inférieur à 5%. Au total, le processeur fabriqué en Cmos 65 nm (5,42 millions de portes logiques, 494 Ko de Sram) assure une prédiction de trajectoire précise à 98,1% pour une consommation de 330 mW en mode conduite et de moins de 1 mW en mode boîte noire. Sa puissance de traitement atteint 31,4Gops/mm 2 et 918Gops/W. D'autres présentations de travaux liés à l'intelligence artificielle ont eu lieu lors de la dernière conférence ISSCC. Le Kaist, encore lui, a exposé un circuit à très faible consommation destiné aux appareils allant de l'aspirateur autonome au drone et prenant en charge leur recherche d'itinéraire dans un environnement encombré d'obstacles. Doté d'une architecture matérielle dédiée avec notamment des moteurs de recherche d'arborescence, ce circuit s'avère capable d'effectuer 470 000 recherches par seconde avec une consommation plancher de 79 nJ par recherche – et s'avère donc 276 fois plus rapide et 11 fois plus frugal qu'un algorithme logiciel tournant sur un CortexM3 selon le Kaist. De son côté, Intel a présenté un accélérateur de recherche de similitudes vectorielles, utilisé pour la reconnaissance d'images. Là aussi, la mise en œuvre d'une architecture matérielle spécifique permet d'atteindre un niveau de performances élevé (21,5 millions de vecteurs 128 x 128 traités par seconde pour une consommation de 3,37 nJ/vecteur). Enfin, le MIT et Nvidia ont conjointement présenté un accélérateur reconfigurable pour réseaux neuronaux CNN, financé en partie par la Darpa américaine: là aussi, il s'agit de mettre au point des architectures dédiées délestant partiellement les processeurs classiques afin d'accélérer les algorithmes neuronaux. LES APPLICATIONS PRATIQUES DE L'INTELLIGENCE ARTIFICIELLE > Finance - L'une des premières applications commerciales des réseaux neuronaux fut la lecture automatisée des chiffres sur les chèques bancaires. Aujourd'hui, le monde de la finance utilise ce type de technologie pour évaluer des risques et automatiser la gestion de fonds, par exemple en trading haute fréquence. > Défense – Les réseaux neuronaux sont par exemple utilisés pour affiner le pilotage des drones de combat et les rendre toujours plus autonomes. > Automobile – Les travaux actuels tendant à rendre les véhicules autonomes reposent en partie sur des méthodes d'analyse de flux vidéo exploitant des technologies qui relèvent de l'intelligence artificielle. > Médecine – Des algorithmes d'analyse graphique sophistiqués permettent d'affiner les diagnostics effectués à partir de l'imagerie médicale (notamment celle à résonnance magnétique). > Internet – Au contact direct du big data, les grands acteurs d'Internet ont recours au deep learning notamment pour améliorer leurs algorithmes de recherche: Google se penche ainsi sur une réelle compréhension du langage pour référencer les sites non seulement en fonction de la présence de mots-clés, mais aussi en fonction du sens et de la richesse des textes qui y figurent. < Les processeurs neuronaux tels que le TrueNorth d'IBM tentent d'imiter le fonctionnement du cerveau droit, chargé de l'exploitation des stimuli externes, alors que le cerveau gauche, plus analytique, se rapproche davantage des architectures Von Neumann classiques. Les grands des semi-conducteurs sur le pied de guerre Qualcomm, qui tire sa fortune de ses processeurs et circuits radiofréquences pour téléphones portables, scrute également le marché de l'intelligence artificielle avec attention. À travers des projets liés aux drones, l'américain travaille d'arrache-pied sur ces circuits qui tentent de reproduire le fonctionnement des neurones du cerveau dans le cadre d'un projet interne baptisé Zeroth. Débouchés naturels, les drones constituent aussi pour Qualcomm une plateforme d'étude idéale pour utiliser des coprocesseurs neuronaux dans d'autres appareils courants, à commencer par les smartphones. « Ceux-ci pourraient par exemple apprendre, en fonction des habitudes de chaque utilisateur, ses préférences en matière de chansons au sein d'une playlist, de mode de sonnerie/vibreur/silence en fonction de l'heure du jour ou de la nuit ou de l'appelant, d'autofocus sur telle ou telle personne dans des photos de groupe, etc. » explique Samir Kumar, directeur du développement au sein du laboratoire de recherche de Qualcomm, cité par le MIT Technology Review. La forme – processeur à architecture novatrice, coprocesseur, bloc d'IP intégré – n'est pas encore fixée chez Qualcomm. Michelle Leyden Li, directrice marketing chez Qualcomm, reconnaît toutefois qu'« avec le Snapdragon 820 basé sur les cœurs 64 bits Kryo, nous revenons à notre tradition de processeurs à architecture propriétaire, pour lesquels il est plus facile d'implémenter et d'optimiser des approches logiques qui sortent de l'ordinaire, comme des fonctions cognitives ». À noter que Qualcomm a également investi dans la société Brain Corp, dédiée au développement d'algorithmes neuronaux, et hébergée directement dans les locaux de l'américain. Qualcomm a aussi ouvert un laboratoire en collaboration avec l'Université d'Amsterdam pour développer des techniques avancées de machine learning orientées vision. « L'un des objectifs est d'optimiser l'apprentissage de machines à partir de bases de données plus petites, pour réduire la complexité des applications tout en limitant l'accès aux données privées, qui est un sujet de plus en plus sensible », explique Max Welling, l'un des professeurs impliqués dans le laboratoire. Rappelons que dans le cas de la vision automobile par exemple, les énormes quantités de données nécessaires à l'optimisation des caractéristiques des réseaux neuronaux proviendront non seulement des travaux effectués par le fabricant, mais aussi des déplacements de l'utilisateur lui-même, ce qui pose bien sûr d'épineuses questions de vie privée. UN FRANÇAIS À L ’ORIGINE DE CIRCUITS SPÉCIFIQUES POUR RÉSEAUX NEURONAUX > General Vision. Derrière cette société californienne peu connue se cache l'une des seules architectures de traitement du signal spécifiquement développées pour les réseaux neuronaux. Cette architecture, disponible sous forme de circuits (gamme CM1K à 1 024 neurones), de propriété intellectuelle (pour FPGA ou Asic) et au sein du microcontrôleur Quark SE (128 neurones) d'Intel, prestigieux licencié de General Vision, a à l'origine été mise au point sous l'appellation Zisc (zero instruction set computer) par le CEO de General Vision, Guy Paillet, lorsqu'il travaillait pour IBM France, en 1993. Cette technologie, baptisée NeuroMem, est entièrement dédiée à la reconnaissance de motif, au sens large – il peut s'agir de pixels bien sûr, mais aussi de textes, d'échantillons sonores, de trames de données, etc. Dans son module Curie intégrant un capteur de mouvements, Intel utilise par exemple 128 de ces « neurones » pour reconnaître et classer les mouvements. Toshiba travaille notamment avec l'équipementier Denso pour développer des processeurs de reconnaissance d'images utilisant des réseaux neuronaux. Les GPU profitent de leurs architectures parallèles Si l'on monte en gamme parmi les circuits utilisés dans des applications liées à l'intelligence artificielle, on tombe naturellement sur les processeurs graphiques, dont le parallélisme inné correspond bien aux exigences du deep learning . Le processeur pour centre de données Tesla P100 récemment lancé par Nvidia a par exemple été optimisé pour ces applications. « Pour la première fois, nous avons conçu une architecture de traitement graphique dédiée à l'accélération de l'intelligence artificielle et du deep learning, en investissant plus de deux milliards de dollars en R&D », expliquait à cette occasion Jen-Hsun Huang, CEO de Nvidia. Destinée notamment aux spécialistes du cloud (IBM, Dell, HP, Microsoft, Facebook, Google…), cette puce est également utilisée, par groupe de huit, dans des ordinateurs spécifiquement conçus pour le deep learning que Nvidia commercialisera pour la coquette somme de 129000$ (référence: DGX-1) après en avoir gracieusement offert un exemplaire à quelques universités prestigieuses (Berkeley, Stanford, MIT, etc.). Le P100 compte 15 milliards de transistors, trois fois plus que les plus grosses puces Nvidia précédentes, et serait douze fois plus puissant pour les applications de deep learning . Autre acteur provenant des processeurs graphiques (mais on pourrait aussi citer tous les fabricants de semi-conducteurs impliqués dans le secteur automobile), Ceva a cet été lancé sa seconde génération d'outils de développement optimisés pour les réseaux neuronaux mis en œuvre à partir de ses processeurs de vision intelligente XM4 et avec les XM6 récemment annoncés. CDNN2 (pour Ceva Deep Neural Network) s'avère compatible avec les réseaux de machine learning en vogue tels que GoogLeNet, VGG, SegNet, Alexnet et Resnet et avec la bibliothèque logicielle dédiée TensorFlow de Google. Les processeurs XM6 disposent par ailleurs d'un accélérateur matériel de convolution à 512 MAC (16x16 bits) par cycle d'horloge. Pour une puissance supérieure à celle des processeurs graphiques, il faut tourner son regard vers les circuits spécifiques. Impliqué depuis six ans dans la conception d'un circuit électronique inspiré du fonctionnement du cerveau humain (en particulier le cerveau droit, chargé de la reconnaissance de motifs à partir de stimuli extérieurs, par opposition au cerveau gauche plus analytique et qui se rapproche davantage des architectures informatiques traditionnelles), IBM vient d'atteindre une première étape importante avec la mise au point de TrueNorth. Ce circuit, le plus gros jamais construit par l'américain (5,4 milliards de transistors en technologie Cmos 28 nm de Samsung), comprend un million de « neurones » program-mables individuellement, 256 millions de « synapses » et 400Mbit de mémoire embarquée stockant les paramètres de chaque neurone et synapse. Ce gigantesque réseau de neurones sur une puce peut en outre être étendu en mettant des processeurs TrueNorth en parallèle – IBM a déjà réalisé des cartes de 16 processeurs et envisage d'en grouper 4 096 dans un seul rack. Fonctionnant avec des impulsions en entrées et en sorties, ce circuit a nécessité le développement d'une architecture parallèle, distribuée, modulaire et t o l é rante aux fautes, à mille lieues de l'architecture Von Neumann. Mais le chantier ne s'arrête pas à la puce : IBM a dû mettre au point une méthodologie de conception de circuit hybride (synchrone et asynchrone), un process de fabrication personnalisé, des méthodologies de vérification et de test particulières, un langage de programmation et des algorithmes entièrement nouveaux… Huit laboratoires IBM, cinq universités, deux laboratoires publics, une startup, la puissante Darpa et Samsung ont été mobilisés pour l'occasion. L'objectif d'IBM est double : créer un écosystème technique et humain accélérant la recherche en intelligence artificielle autour des avancées de la plateforme TrueNorth, et utiliser cet outil pour étendre l'utilisation des processeurs neuronaux dans un large spectre d'applications. Enfin, citons le numéro un mondial des semi-conducteurs, Intel, qui s'intéresse de près au marché de l'intelligence artificielle auquel il destine entre autres ses processeurs Xeon et Xeon Phi. L'américain a récemment procédé à plusieurs rachats en ce sens. Tout d'abord Movidius, société spécialisée dans les processeurs de vision à basse consommation (gamme Myriad 2) et les algorithmes de réseaux de neurones, et qui collabore notamment avec Google et Lenovo. Ensuite, pour un montant de plus de 350 millions de dollars, Intel a mis la main sur la start-up Nervana, impliquée dans le deep learning et emmenée par un ancien chercheur en réseaux neuronaux de chez Qualcomm, Naveen Rao. Il est vrai que la position privilégiée d'Intel au cœur des réseaux de données est un atout considérable. « On parle beaucoup des GPU pour le machine learning, mais concrètement, l'an passé, moins de 3 % des serveurs consacrés à cette application utilisaient un processeur graphique », rappelle Jason Wax-man, vice-président d'Intel chargé des centres de données.

Les processeurs approchent l’âge de raison

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les processeurs approchent l’âge de raison

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure