Piloté par Infineon, le projet de recherche européen ESiP (Efficient Silicon Multi-Chip Systems-In-Package Integration), lancé cet été, vise à trouver des solutions technologiques pour une intégration poussée des systèmes à plusieurs puces dans un seul composant de type SiP (System-In-Package). Rassemblant 40 partenaires, industriels, laboratoires de recherche et universités appartenant à neuf pays, ce projet initié et piloté par Infineon est doté d’un budget de 35 millions d’euros sur 3 ans (son terme est fixé au mois d’avril 2013). L’objectif ce cet important effort de R&D est de tester la viabilité technique et économique de la filière des SiP (System In Package) à un très haut degré d’intégration. En d’autres termes il s’agit de travailler à l’intégration, au sein d’un seul boîtier délivrant une fonction complexe, de plusieurs puces ou microsystèmes fabriqués à l’aide de diverses technologies. Par exemple, un processeur en 45 nm associé à un émetteur/récepteur haute fréquence en technologie 90 nm avec des capteurs et des composants passifs additionnels, tels des filtres ou des condensateurs.

Selon les promoteurs du programme ESiP, de nombreuses industries devraient bénéficier des retombées technologiques de ces travaux, notamment les systèmes industriels et grand public (microcaméra), l’électronique automobile pour les véhicules électriques et l’électronique médicale.