Couverture ElectroniqueS n°127

Le retard pris par la commercialisation de la lithographie aux UV extrêmes a favorisé des adaptations au nœud 10nm de la lithographie 193nm en immersion avec multiple patterning. Pour le 7nm, les fabricants de semi-conducteurs envisagent également d'autres solutions comme le DSA et l'écriture directe par faisceaux d'électrons. L atéléphonie mobile et l'Internet des objets réclament des circuits intégrés de plus en plus petits et rapides. La fabrication de tels circuits fait appel à des technologies toujours plus fines et complexes. Ainsi de la lithographie. La photolithographie à longueur d'onde 193 nm avait normalement atteint ses limites au nœud 40nm. Toutefois, grâce à l'adjonction de l'immersion – qui a permis d'augmenter la luminosité de la lentille, luminosité mesurée par la valeur de la Numeric Aperture (NA) –, puis, grâce à l'utilisation des multiples patterning – scission du motif à reproduire en plusieurs sous-motifs reprographiés les uns à la suite des autres –, elle est encore utilisée pour les nœuds 14nm et 10nm, et le sera pour le 7nm. Intel a d'ailleurs annoncé qu'il utilisera cette lithographie pour fabriquer en 7 nm (sans doute en 2018). Et Nikon vient de lancer sur le marché le NSR-S630D, un appareil de lithographie à immersion prévu pour le 10nm, mais qui devrait être utilisable pour le 7nm. Cet équipement est caractérisé par une NA de 1,35. Sa cadence de travail est de l'ordre de 250 wafers de 300 mm de diamètre par heure pour le 10 nm. Elle est supérieure à la cadence de 100 w/h qui est considérée comme étant la cadence minimale compatible avec une production industrielle. Cette cadence minimale n'est pas atteinte aujourd'hui par les équipements de lithographie aux UV extrêmes (EUV), ce qui retarde la commercialisation de ces matériels. La difficulté d'atteinte de cette vitesse de traitement est directement liée à la difficulté de mise au point de sources d'illumination de puissance suffisante. Néanmoins, ASML, qui est le leader mondial dans le domaine de la lithographie et qui a racheté, en 2013, Cymer, spécialiste américain des sources d'illumination et d'insolation, a annoncé, en février dernier, qu'un des deux systèmes NXE: 3300B de lithographie EUV installés chez le fondeur taïwanais TSMC (en bêta test) a réussi à traiter 1 022 wafers en 24 heures (soit 43 w/h) grâce à une source d'insolation de 90 watts. Surtout, ASML prévoit toujours, pour cette année, la sortie d'une source de 200 watts qui devrait permettre une cadence de 125 wafers par heure. Quoi qu'il en soit, la commercialisation des équipements EUV, attendue initialement pour le 14 nm, tarde. C'est la raison pour laquelle Intel a annoncé qu'il fera l'impasse sur cette technologie pour le nœud 7nm. < La commercialisation d'équipements de lithographie EUV (13,5nm) compatibles avec une production industrielle se fait attendre… Néanmoins, une fois dotés des sources de lumière adéquates, les systèmes de lithographie EUV devraient permettre de hâter la réalisation des opérations de lithographie. La lithographie EUV n'est cependant pas une panacée : elle devra vraisemblablement être couplée avec du multiple patterning pour le 7nm; et, avec pour objectif le 5 nm, ASML travaille d'ores et déjà à la mise au point d'une lentille anamorphique autorisant une NA comprise entre 0,5 et 0,6, la NA de 0,35 actuelle s'avérant insuffisante pour ce nœud; enfin, il reste à fabriquer des équipements d'inspection dédiés au contrôle des masques EUV, les matériels d'inspection des photomasques traditionnels ne suffisant pas. Last but not least, le prix des machines EUV s'annonce élevé. Quoi qu'il en soit, c'est l'incertitude quant à leur commercialisation qui pose surtout problème. Des évolutions à venir dans les masques La conception et la fabrication des masques constituent des étapes clés dans le process de lithographie. Or, la production des masques destinés à la lithographie EUV doit encore s'améliorer pour notamment supprimer les défauts apparaissant sur ceux-ci. Rappelons que les masques EUV diffèrent des masques destinés à la photolithographie traditionnelle (optique) : ces derniers consistent en une pellicule de chrome recouvrant un substrat de verre alors que les masques EUV, qui opèrent comme des miroirs, sont formés par la déposition d'une alternance de couches de silicium et de molybdène sur un substrat de verre. Dans un premier temps, le substrat est fabriqué puis contrôlé de façon à ce qu'il ne présente pas d'irrégularités (creux et bosses); des études sont en cours pour améliorer les outils de polissage et de nettoyage des substrats. Ensuite, il y a contrôle de l'ébauche de masque (substrat) par des outils traditionnels, ceux qui ont servi jusqu'alors à l'inspection des ébauches de masques destinées à la photolithographie. Toutefois, l'inspection à partir de tels équipements peut ne pas repérer certains défauts : d'où la mise au point, notamment par Lasertec, d'outils dédiés utilisant des sources EUV (longueur d'onde 13,5nm). Après ce contrôle, les couches alternées de silicium et de molybdène sont déposées sur le substrat. Comme il y a un risque de dépôt de particules parasites au cours de cette opération, celle-ci est suivie d'une nouvelle vérification. Puis le masque est finalisé via un faisceau d'électrons. Après l'étape d'écriture, un nouveau contrôle est opéré. Zeiss propose un nouvel équipement pour ce test: l'AIMS (Aerial Image Metrology System) EUV. Une fois fabriqué, le masque EUV doit être protégé des poussières de l'environnement. Pour ce, il faut le recouvrir d'un film de protection. Bien que réticent au départ, ASML a commencé à développer de tels films de protection. Toutefois, cet ajout contraint à une inspection après dépose, ce qui alourdit encore le processus. Certains utilisateurs, TSMC par exemple, remarquent, après expérimentation, qu'on peut s'en passer… L'ITRS annonce l'arrivée du 5nm en 2019. Toutefois, il est fort probable qu'il y ait du retard par rapport à cette échéance. Intel vient par exemple d'annoncer un délai pour sa production en 10nm. < Les technologies de lithographie en devenir sont: la lithographie aux UV extrêmes, l'écriture directe par multiples faisceaux d'électrons et l'auto-assemblage direct (DSA). Les compléments: écriture par faisceaux d'électrons et DSA L'un des avantages de l'écriture par multiples faisceaux d'électrons serait son prix: il serait en effet égal à la moitié du prix d'un système EUV. Le programme Imagine 2009-2016, sous la houlette du CEA-Leti et de Mapper (filiale d'ASML), est à l'origine d'un équipement d'écriture directe par multiples faisceaux d'électrons. Ce système permet actuellement le traitement de 1 wafer par heure. Ayant démarré au 4 e trimestre 2014, la deuxième phase du programme a pour objectif une cadence 10 wafers par heure. Dans un troisième temps, grâce au couplage de dix machines 10w/h, le programme Imagine doit permettre la réalisation d'un système d'écriture directe par multiples faisceaux d'électrons apte à traiter 100 wafers par heure. L'écriture directe par faisceaux d'électrons confronte les concepteurs à de multiples défis: il faut, par exemple, gérer des masses importantes de données. Le jeu en vaut la chandelle car elle s'annonce très intéressante pour le masquage des niveaux critiques et pour la production de prototypes. L'écriture par faisceaux d'électrons intéresse aussi la réalisation des masques où son intérêt réside dans sa grande précision et sa rapidité d'exécution. Autre technologie à l'étude : le Direct Self Assembly (DSA) ou auto-assemblage direct. Elle utilise une propriété des blocs de copolymères : l'auto-alignement de ceux-ci sous certaines contraintes et à condition qu'une direction soit imposée de l'extérieur (par chimio-épitaxie ou par grapho-épitaxie). Le CEA-Leti étudie le DSA dans le cadre du programme Ideal et du programme européen Placyd lancé le 18 février dernier – qui a pour objectif la production, sur le site de Lacq d'Arkema, de copolymères séquencés satisfaisant aux normes requises pour une utilisation industrielle en tant que résines nano-lithographiques, et qui réunit, outre le CEA-Leti, Akerma et 9 autres partenaires européens. En effet, la présence de défauts et le manque de matériels de contrôle des auto-alignements de polymères gênent le décollage du DSA. Intel croît au DSA et, comme beaucoup d'autres fabricants de semi-conducteurs, prévoit d'utiliser cette technologie et l'écriture directe en complément de la lithographie 193 nm à immersion avec multiple patterning. In fine, les fabricants de semi-conducteurs tablent sur toutes ces technologies pour la production de circuits intégrés en 7nm et 5 nm. Intel s'est également penché sur la déposition sélective, une technologie de déposition de métal sur métal et de diélectrique sur diélectrique. Une pause au 7nm? L'ITRS ( International Technology Roadmap for Semiconductors ) annonce l'arrivée du 5 nm pour 2019. Toutefois, dès le nœud 7 nm, la lithographie 193 nm à immersion avec multiple patterning arrivera à la limite de ses possibilités. En effet, l'augmentation du découpage du motif et donc du nombre de sous-motifs compliquera la fabrication ainsi que le routage. Les vérifications prendront beaucoup de temps, notamment en raison d'une augmentation conséquente des règles balisant le design. En fait, plus on miniaturise, plus le design est contraint par un nombre croissant d'impératifs de fabrication – dont certains sont très difficiles à formaliser. Aussi, pour mieux affronter ces défis, les experts des semi-conducteurs recommandent-ils la création d'équipes mixtes « design et production ».

Lithographie en deçà de 10nm:un cocktail de solutions

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Lithographie en deçà de 10nm:un cocktail de solutions

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure