Couverture ElectroniqueS n°127

En circuits imprimés, les normes IPC définissent des niveaux de qualité avec des domaines d'acceptabilité pour les paramètres significatifs. Leur utilisation permet aux concepteurs de projets, aux sous-traitants et aux fabricants de circuits imprimés de parler une langue commune et précise. Cette langue est enseignée au sein des formations CID et CID+ proposées par Jetware. Les premiers diplômés CID de l'Hexagone nous font part de leur utilisation de cet enseignement dans leurs travaux. La miniaturisation, la diminution de tension d'alimentation et le maniement de fréquences élevées mettent sur le devant de la scène des phénomènes physiques jusqu'alors négligeables. L 'électronique devient de jour en jour plus complexe. La miniaturisation, la diminution des tensions d'alimentation qui accompagne cette dernière et l'utilisation de fréquences de plus en plus élevées dans et par les appareils électroniques sont génératrices de nouveaux problèmes. « Il y a deux défis majeurs à relever: la montée en fréquence et la diminution de la tension d'alimentation des composants », nous a ainsi déclaré Jean-Michel Capitan, responsable R&D pour l'électronique, la mécanique et le bas niveau des FPGA chez Ateme, entreprise française numéro 2 mondial pour les encodeurs et les décodeurs destinés à la contribution (1) ,après Ericsson. De fait, la miniaturisation, la diminution de la tension d'alimentation et le maniement de fréquences très élevées mettent sur le devant de la scène électronique des phénomènes physiques jusqu'alors négligeables. Ce qui oblige l'ingénieur d'études à prendre en compte de nouvelles problématiques de fonctionnement (dissipation thermique, TOS des pistes du circuit imprimé…) et à spécifier des données jusqu'alors étrangères à son art (matériau du circuit imprimé, conditions de brasage des composants sur la carte…). « Avant, il suffisait d'indiquer “Circuit imprimé à 4 couches avec piste de 35 µm” ; aujourd'hui, le concepteur doit préciser le matériau à utiliser –qui est fonction de l'application – etc. », annonce Patrick Labeau du laboratoire de recherche de Fiamm France à Aubergenville (30 personnes dont 6 enR&D), spécialisé dans les antennes. Dans la pratique, Fiamm Aubergenville étudie les antennes sous l'aspect mécanique et électronique, et en assure la conception (jusqu'à la réalisation de prototypes) à partir du cahier des charges du client. La nécessaire ouverture du concepteur de matériels électroniques à des disciplines physiques jouxtant l'électronique, ainsi qu'à la fabrication – tant « aval » avec l'assemblage des composants sur la carte électronique, qu'«amont» avec l'encapsulation des composants et la construction du circuit imprimé– est vécue comme une provocation par les « extrémistes du numérique », allergiques aux hyperfréquences et à tout ce qui est susceptible de répondre « peut-être ». « Certains ingénieurs ont certes des idées brillantes. Mais au lieu d'accompagner leurs projets, ils s'empressent de les confier aux sous-traitants comme on se débarrasse de la patate chaude », nous a rappelé, ironique, un expert de l'industrialisation d'un sous-traitant opérant l'industrialisation et l'assemblage de produits critiques et de haute fiabilité… In fine et pour résumer, les conditions de fonctionnement actuelles des appareils électroniques contraignent le concepteur à se pencher sur les matériaux constitutifs du produit en étude (boîtiers, matériaux utilisés pour le circuit imprimé…) ainsi que sur la fabrication de ce produit. De façon similaire, le routeur et l'assembleur de cartes sont maintenant amenés à débattre de problèmes électroniques complexes induisant des contraintes supplémentaires dans leurs activités. « Notre métier a grandement changé depuis les années 2000. Nous nous devons d'interagir beaucoup plus avec nos sous-traitants de l'EMS, du placement-routage et des PCB », confirme M.Capitan (Ateme). « C'est nouveau pour eux avec des problématiques techniques pas forcément simples à appréhender. C'est aussi nouveau pour nous puisque nous devons comprendre des problématiques de fabrication, de câblage, de construction du circuit imprimé, de testabilité… », résume-t-il. Mieux que l'espéranto: les normes IPC « Les normes IPC constituent une aide précieuse pour les concepteurs, les sous-traitants en placement-routage et les sous-traitants EMS. Elles favorisent la compréhension mutuelle de tous ces acteurs en posant des bases normatives et chiffrées aux discussions », souligne Jean-Michel Capitan (Ateme). « Ces normes aident à fixer avec le client le meilleur compromis qualité-prix pour le matériel, lors de la phase d'industrialisation », estime, à son tour, le spécialiste de l'industrialisation déjà mentionné. Deux des experts précités, M. Capitan et M. Labeau, font partie des premiers diplômés de la formation CID de l'IPC. Proposée en France par Jetware, cette formation enseigne l'intérêt des normes IPC –qui sont des normes relatives au circuit imprimé et à l'assemblage des cartes électroniques – ainsi que leur utilisation. « La formation CID permet de comprendre le contenu de ces normes ainsi que leur intérêt pour ne pas dire leur nécessité », insiste M. Capitan. ATEME: TRÈS HAUTES FRÉQUENCES ET TRÈS HAUT DE GAMME > Ayant vu le jour en 1990, Ateme est une PME de 165 personnes spécialisée, entre autres, dans les encodeurs et les décodeurs destinés à la contribution –qui consiste en le transfert de signaux vidéo entre la captation (ex.: studio, camion de reportage…) et la production (M6, TF1…), puis entre la production et les organismes de diffusion (Orange, Free, par exemple). > L'entreprise est numéro 2 mondial de ce domaine après Ericsson. Ses produits phares sont l'encodeur Kyrion CM5000, le décodeur Kyrion DR5000 et des produits destinés aux marchés de la diffusion multi-écrans –qui sont des encodeurs à technologie logicielle utilisés pour les envois de signaux vidéo en divers formats (pour smartphones, PC, télévisions, appareils Apple…) La formation CID permet de comprendre les potentialités des normes IPC. Cette formation est très dense. Au cours des 3 jours que dure cet enseignement, l'élève voit défiler plus de 1700 slides. C'est la complexification de l'électronique qui crée, et créera de plus en plus, l'occasion d'approcher les normes IPC et les formations CID et CID+. Confronté à la nécessité de préciser la finition de circuits imprimés multicouches utilisés pour de nouveaux matériels hyperfréquences, Pierrick Labeau (Fiamm France) a commencé par participer à une formation sur la fabrication des circuits imprimés, proposée par Jetware. L'intégration ultérieure de composants BGA et de circuits imprimés à nombre encore plus élevé de couches l'a amené à entreprendre la formation CID. Chez Ateme, les normes IPC ont aidé à définir les règles préludant à la conception, les DFx ( Design for… ), leur ensemble constituant le Design for efficiency . Ainsi, le Design for reliability (fiabilité) se préoccupe de l'adéquation de la conception à la fabrication : « si des composants sont amenés à chauffer, on peut prévoir de les refroidir par le biais de technologies de vias adaptées plutôt que d'utiliser des dissipateurs », note M. Capitan. Le Design for cost inclut des choix technologiques. Exemple: préférer une technologie de microvias à une augmentation du nombre de couches du circuit imprimé. Le Design for assembly (assemblage) et le Design for test permettent de prévoir, au tout début du projet, les process et les tests en production. Le Design for evolution anticipe l'évolution des matériels. Chez Ateme, « le fait de séparer la carte CPU et la carte FPGA a permis, au cours des six dernières années, d'utiliser une même carte CPU avec plusieurs générations de cartes FPGA sans que les complexités des technologies de circuit imprimé spécifiques à chacune ne pèsent sur le coût de l'autre », explique Jean-Michel Capitan. Le Master Drawing: un passeport pour le circuit imprimé Comment les normes IPC ont-elles aidé Ateme à formaliser sa méthodologie ? Comment améliorent-elles le dialogue entre les divers acteurs de la supply chain de la carte électronique ? « En mettant des chiffres sur des réalités empiriques, ce qui crée un cadre “technico-juridique” », répond M. Capitan. L'IPC définit ainsi trois niveaux de qualité pour les circuits imprimés : de 1 à 3 (1 étant le niveau le plus permissif et 3, le plus sévère). La norme IPC-A-6004 sur l'acceptabilité des circuits imprimés précise ce qui est admis pour chacun de ces 3 niveaux. Un mauvais centrage du trou d'une pastille sera rédhibitoire au niveau 3 mais admis aux niveaux 2 et 3, par exemple. En fait, l'IPC encadre tous les aspects du circuit imprimé et toutes les activités relatives aux utilisations des circuits imprimés. Ainsi, la densité d'interconnexions étant un paramètre majeur de qualification du circuit imprimé, l'IPC a créé 3 classes pour ce domaine: A, B et C (A correspond à la moins dense et C, à la plus dense). Chacune de ces classes a ses exigences : ainsi, pour la classe C, l'empreinte du composant est spécifiée. Et pour faire passer aux sous-traitants (routeur et assembleur) les informations nécessaires à la fabrication de la carte électronique, le concepteur utilise un document qui est un descriptif complet du circuit imprimé : le Master Drawing. Ce document précise, par exemple, la largeur des pistes, l'isolement entre pistes, le H2C ( Hole to Copper ) –qui est la distance entre un trou et la piste enterrée la plus proche –, et le ratio –qui est le rapport du diamètre de trou à percer sur l'épaisseur à percer, sachant qu'au-delà d'une certaine limite, il y a un risque de dérive de l'angle de perçage. « La création du Master Drawing est primordiale pour la réussite du projet. D'autant plus qu'aujourd'hui, la complexité de la carte est davantage dans le routage que dans le schéma ! », explique Jean-Michel Capitan. JEAN-MICHEL CAPITAN, responsable R&D pour l'électronique, la mécanique et le bas niveau des FPGA chez Ateme “ Notremétier agrandement changédepuisles années 2000. Nous nous devons d'interagir beaucoup plus avec nos soustraitants de l'EMS, du placement routage et des PCB. ” MIEUX STRUCTURER SA R&D POUR MIEUX DIALOGUER Ateme a réorganisé son activité études de façon à ce que «chacun des secteurs constitutifs empiète sur le secteur adjacent afin de faciliter les communications entre secteurs», annonce Jean-Michel Capitan, responsable de laR&D pour l'électronique, la mécanique et le bas niveau des FPGA. A un découpage sectoriel traditionnel (mécanique, électronique, FPGA, logiciels…) s'est substituée une structure comportant les secteurs «Mécanique-électronique-bas niveau du FPGA» et «Haut niveau du FPGA – Logiciels ». Ce qui permet aux spécialistes de l'électronique de dialoguer aisément avec les spécialistes du bas niveau des FPGA –qui sont, eux aussi, des électroniciens en charge de la partie physique des FPGA– et aux gens du haut niveau des FPGA (partie logicielle) d'échanger facilement autour du FPGA avec les spécialistes de l'électronique du FPGA, les équipes en interaction parlant une langue commune. Les conditions de fonctionnement actuelles des appareils électroniques contraignent le concepteur à se pencher sur les matériaux constitutifs du produit en étude ainsi que sur la fabrication de ce produit. « La formation CID permet de comprendre les potentialités des normes IPC », rappellelerespon-sableR&D pour l'électronique, la mécanique et le bas niveau des FPGA chez Ateme. Cette formation est relativement dense. Au cours des 3 jours que dure cet enseignement et du mois d'étude du Study Guide qui le précède, l'élève voit défiler plus de 1700 slides… Le CID enseigne la richesse des IPC Dans le quotidien de leur travail, les diplômés CID utilisent les normes IPC pour résoudre des problèmes très divers concernant le circuit imprimé. M. Capitan nous a donné trois exemples de telles résolutions. Exemple n° 1 : plus les tensions d'alimentation sont faibles, plus les courants circulant dans les cuivres du circuit imprimé sont élevés, au point que l'atténuation de tension due à l'effet Joule devient significative. De ce fait, les tensions d'alimentation varient sur la carte. Or, les FPGA admettent une variation de la tension Vcc de seulement quelques pourcents. Aussi est-il nécessaire de prévoir une mesure de cette tension aux bornes du FPGA ainsi que de maîtriser les échauffements dans le s plans de distribution et de retour des alimentations. Ces contraintes supplémentaires pour le routeur sont chiffrées par les IPC. Ces normes abordent également les problématiques de dilation (CTE) des boîtiers lors du brasage. C'est notre deuxième exemple. Si on brase un gros boîtier QFN céramique sur le circuit imprimé, les cuivres se dilatent fortement alors que le boîtier QFN « ne bouge pas ». Les tensions mécaniques qui apparaissent alors sont susceptibles de fracturer les brasures. C'est pourquoi il est préconisé d'utiliser un boîtier BGA, les billes permettant « d'absorber » une partie de ces tensions. Dernier exemple : à haute fréquence (vers 8 GHz et au-delà, ce qui devient courant sur les FPGA et les CPU), établir une connexion entre la sortie d'un BGA et l'entrée d'un second BGA de la carte électronique n'a rien d'une évidence. Sion utilise une piste enterrée proche de la surface des composants, et des vias classiques, on crée des stubs dans lesquels les réflexions provoquent un filtrage en peigne désastreux pour les signaux… « Des microvias ou du backdrill (2) permettent d'éviter ce problème », indique M. Capitan. « Ces technologies sont là encore abordées et chiffrées dans les IPC ! » conclut-il. (1) La contribution est l'opération de transfert de signaux vidéo entre la captation, la production et la diffusion. La qualité de la vidéo y est primordiale ; c'est l'un des points forts des encodeurs Ateme. (2) Perçage des trous métallisés de façon à ôter la métallisation du tronçon non utilisé pour la réalisation des connexions.

Les normes IPC:catalyseur du dialogue entre étude et fabrication

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les normes IPC:catalyseur du dialogue entre étude et fabrication

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure