Pour sa nouvelle génération de synthèse de FPGA, Mentor met l’accent sur la précision de l’analyse des timings et la facilité du pilotage des contraintes. L’une des problématiques en conception de FPGA est le temps passé à régler les fautes dues aux retards, qui apparaissent lors du placement-routage. Avec les FPGA rapides, les concepteurs n’obtiennent…
La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.