Couverture ElectroniqueS n°127

A côté des systèmes sur une puce, apparaissent de plus en plus désormais les circuits systèmes, un ensemble de puces interconnectées qui regroupent dans un boîtier toutes les fonctions d'un système embarqué. San Francisco « La technologie pour la technologie, c'est dépassé. Les fabricants de circuits doivent apprendre à répondre à la demande réelle du marché, c'est-à-dire à celle des consommateurs », a affirmé en substance Nicholas Donofrio, vice-président technologie et production d'IBM, en ouverture de la conférence internationale ISSCC qui s'est tenue à San Francisco la semaine dernièreLe besoin de mobilité pousse au développement de systèmes embarqués toujours plus puissants dans des volumes restreints et avec la consommation la plus faible possible. Ce qui a des répercussions aussi bien sur les processeurs et sur les mémoires, au c&oelig;ur de tous les systèmes embarqués, que sur la manière dont processeurs et mémoires sont interconnectés entre eux et avec le reste des composants du système. « Le principal défi est de réussir à rassembler, dans un volume limité, et avec des contraintes de coût importantes, de multiples fonctions tout en restant capable d'optimiser les performances individuelles de chacune des fonctions, dont les comportements sont en général différents », affirme Nicky Lu, président et CEO d'Etron. Et si, jusqu'à présent, l'intégration monolithique (système sur une puce, ou SoC) semblait être la seule solution, d'autres concepts se font jour systèmes en boîtier (SIP), circuits systèmes, inter-connexion 3D, que l'on peut regrouper sous le nom “ d'intégration hétérogène ”. Nicky Lu a ainsi présenté à San Francisco ce qu'il appelle des MDSC (multi dimensional die-integration systems chips). Ces circuits systèmes regroupent dans un boîtier puissance, RF, analogique, logique, processeur et mémoires, ces derniers pouvant eux-mêmes être constitués d'une ou plusieurs puces (nues ou encapsulées) empilées (voir schéma). « Un niveau d'intégration impossible à atteindre sur une puce, affirme M. Lu, vu le décalage existant entre l'évolution des différentes technologies. » Aujourd'hui, si l'on s'en réfère aux présentations faites à ISSCC, l'état de l'art se situe en effet, pour les circuits numériques, à la technologie Cmos 65 nm 1 V, tandis que les mémoires en sont encore au Cmos 90 nm avec des tensions d'alimentation de 1,8 V, l'analogique à 0,13 µm (1,2 V à 2,5 V) et la RF à 0,18 µm. Sans compter que d'autres éléments essentiels d'un système embarqué, comme l'amplificateur de puissance par exemple, sont réalisés dans des technologies non silicium. Or, « qu'est-ce qu'un radiotéléphone sur une puce si le PA reste séparé ? », s'interroge Robert Mertens, vice-président de la division microsystèmes, composants et encapsulation de l'Imec. De son côté, Eric Beyne, lui aussi de l'Imec, propose une technologie d'interconnexion en 3D applicable aussi bien aux SIP (3D-SIP) qu'aux SoC (3D-SoC) ou aux circuits intégrés (3D-IC). « Cette interconnexion en 3D résout les problèmes de taille, de rapidité et de consommation, y compris pour les processeurs et mémoires, pourtant relativement faciles à associer sur une puce, tout en permettant l'intégration hétérogène », affirme Eric Beyne. Si les 3D-SIP existent déjà, l'avènement des 3D-IC paraît beaucoup plus improbable.La course aux gigahertz est dépasséeConcernant les 3D-SoC, l'Imec a prouvé leur faisabilité en développant une technologie d'interconnexion permettant l'empilage de puces sur tranches ou de tranches (nous y reviendrons). Cette technologie pourrait être en production d'ici deux ans ; des discussions sont en cours concernant son transfert à l'industrie. Sony a, lui, développé ce qu'il appelle des MCL (multichip LSI), qui combineraient, pour l'association processeur-mémoires, les avantages des SoC et des SIP. Sa technologie repose principalement sur une interface dédiée permettant d'accélérer les transferts de données entre le processeur et la mémoire. D'autres techniques reposent sur une inter-connexion sans fil par couplage capacitif ou inductif entre les puces, mais elles sont pour l'instant limitées à l'interconnexion de trois puces au maximum.Parallèlement et « contrairement aux idées reçues, cette décentralisation de l'intelligence entraîne également une montée en puissance des serveurs de réseaux », remarque M. Donofrio. Raison pour laquelle se poursuit la quête aux performances pour les processeurs destinés à ces systèmes. Et si les progrès technologiques permettent d'envisager de pousser toujours plus loin les performances, « d'ici à 2015 il sera possible de mettre au point des machines capables de rivaliser avec le cerveau humain alors que la capacité des machines actuelles ne dépasse pas la possibilité d'une souris », note M. Donofrio. Les concepteurs sont de plus en plus confrontés à des problèmes de consommation. De ce fait, ils ne peuvent plus se contenter d'exploiter les simples améliorations permises par la technologie et doivent faire preuve d'originalité. Ce qu'ils font, d'ailleurs, en passant des classiques processeurs monoc&oelig;urs aux architectures multi-c&oelig;urs telles que celles présentées par IBM et Sun entre autres lors de la conférence ISSCC. Ces architectures, encore nommées multithreading, sont appelées à se généraliser. « La course aux gigahertz est dépassée », affirme de son côté le professeur Mark Horowitz, de l'université californienne de Stanford. Plusieurs raisons à cela : d'abord, « il n'est pas possible d'augmenter les fréquences au rythme espéré par les utilisateurs, explique M. Horowitz, ensuite car il ne serait pas raisonnable de pousser les fréquences aux limites tant d'un point de vue temps de conception que consommation ». Jusqu'à présent, les concepteurs de processeurs ont réussi à aller plus loin que ce que leur permettait la technologie ; mais cela s'est fait au prix d'une complexification extrême de l'architecture de leurs circuits. A cet égard, il est d'ailleurs significatif de noter que, depuis quelques années déjà, AMD ne qualifie plus ses processeurs par leur fréquence d'horloge, et qu'Intel fait, depuis peu, de même pour son processeur Centrino. Voir notre lexique page 28.ISSCC : Innovations tous azimuts en circuits intégrésPlacée sous le signe des systèmes embarqués pour un monde connecté, la cinquante et unième édition de la conférence internationale sur les circuits état solide, ISSCC 2004, qui s'est tenue à San Francisco du 16 au 18 février, a été marquée par un record de 204 présentations choisies sur un panel de 461 soumissions. Parmi ces présentations, 64 % ont émané de l'industrie, les différentes régions du monde étant relativement bien représentées : 41 % pour l'Amérique du Nord, 33 % pour l'Asie avec une forte présence des Coréens, et 25 % pour l'Europe. En dehors des sessions directement en rapport avec le thème de la conférence, l'analogique a été particulièrement bien représenté avec 17 % des présentations et pas moins de 4 sessions dédiées aux convertisseurs. Preuve s'il en était besoin que la technologie au sens strict du terme n'est pas tout. Parmi les résultats les plus significatifs présentés à San Francisco, résultats qui devraient se traduire commercialement par des échantillons de circuits dans les deux ans à venir si ce n'est déjà fait pour certains, nous retiendrons :Une mémoire Ram à changement de phase 64 Mbits (Samsung)Une mémoire Fram 1 Mbit fonctionnant sous une tension de seulement 0,9 V, la première du genre (Toshiba)Les trois premiers émetteurs-récepteurs intégrés compatibles 802.11a/b/g, deux en Cmos 0,18 µm (Spirea, NewLogic), un en Cmos 0,25 µm (Artheros)Un émetteur-récepteur 5 GHz compatible 802.11a, HiperLAN2 et HiSWAN très faible consommation en technologie Cmos 0,18 µm (Nec)Un transmetteur Ethernet 10 Gbit/s en technologie Cmos 0,13 µm ne consommant que 800 mW (Aeluros)Deux processeurs à architecture double c&oelig;ur (multithreading) en technologie Cmos 0,13 µm (IBM et Sun Microsystems)Trois processeurs en technologie Cmos 90 nm (Intel, Sun et IBM)Un multiplexeur 4:1 108 Gbit/s en technologie bipolaire SiGe 0,13 µm (IBM)Un CAN 8 bits 1,6 Géch/s à autocalibrage en technologie Cmos 0,18 µm (National Semiconductor), un CNA 14 bits 1,4 Géch/s lui aussi Cmos 0,18 µm (Analog Devices)Un CAN 10 bits 220 Méch/s fonctionnant sous une tension de 1,2 V et fabriqué en technologie Cmos logique 0,13 µm (NordicVLSI)Un circuit Bluetooth intégrant RF, bande de base, mémoires et gestion de la consommation sur une puce Cmos 0,13 µm (Texas Instruments) Cette liste, bien entendu, n'est pas exhaustive.

L’intégration monolithique remise en question ?

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

L’intégration monolithique remise en question ?

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure