La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.
Environnement de conception pour FPGA
Libero 5.2 d’Actel Ce flot de conception intégré estdestiné aux FPGA ProAsic Plus d’Actel. Outil de test et de programmation d’une chaîne de FPGA, de circuits spécifiques ou de microcontrôleurs (Chain Builder) avec création d’un fichier STAPL Fenêtre de gestion interactive des projets Amélioration des algorithmes de routage Outil Palace de Magma pour la synthèse…
