Principal fournisseur de blocs de propriété intellectuelle dans le domaine des mémoires, Rambus vient d’introduire une fonction d’interface de couche physique entre le contrôleur logique et la mémoire DDR2 ou DDR3. Ce bloc d’IP, disponible sous forme de macrocellule matérielle, autorise des débits jusqu’à 1 MHz.