Couverture ElectroniqueS n°127

Avec ses deux derniers modules d'analyse logique, Tektronix rend sa plate-forme haut de gamme TLA7000 compatible pour la validation numérique des conceptions mettant en &oelig;uvre PCI Express 2.0. Un an après l'introduction des premières solutions de test de protocole dédiées au bus série PCI Express* (PCIe) 2.0, l'américain Tektronix vient de dévoiler deux modules supplémentaires pour sa plate-forme d'analyse logique haut de gamme TLA7000. Ils sont destinés au test et à la validation de conceptions intégrant le bus PCI Express 2.0. A noter qu'Agilent Technologies et LeCroy, quant à eux, ont complété leur offre respective de générateurs de trafic (1) et d'analyseurs de protocole (voir encadré). Il peut paraître étonnant que les fournisseurs de test et mesure lancent, à un an d'intervalle, une nouvelle série de produits pour le PCIe 2.0. N'oublions pas qu'entretemps la spécification PCI Express 2.0 – qui se distingue notamment de la version 1.0 par le doublement du taux de transfert porté à 5 Gigatransferts/s par lien – a été annoncée officiellement au début de cette année après moult reports. Prise en compte de la gestion de consommationContrairement à ceux de son principal concurrent Agilent Technologies, dont les données peuvent être corrélées à celles d'un analyseur de protocole E2960B via la passerelle Protocol to Logic (P2L), les analyseurs logiques TLA7000 de Tektronix ne disposaient jusqu'à présent que d'un boîtier externe (2), connecté à un module TLA7NA ou TLA7AA et permettant la désérialisation des signaux PCIe 1.0 et Serial RapidIO. « Une telle solution n'était plus adaptée au PCIe 2.0 en termes de débit supporté et de nombre de liens, mais aussi de gestion des vitesses et des liens, de gestion de la consommation, etc. », constate Dave Ireland, directeur du marketing pour l'Europe de l'activité conception et fabrication de Tektronix. Les deux nouveaux modules double largeur, référencés TLA7S08 pour la version dotée de huit voies de mesure et TLA7S16 pour la version à seize voies, intègrent tous les deux une profondeur mémoire de 32 Msymboles 8b/10b par voie. Ils supportent les spécifications 1.0 et 2.0 en configurations 1,4, 8 et 16 liens bidirectionnels, sans recourir à un système externe quelconque. Il faut toutefois utiliser les sondes P67xx pour effectuer la signalisation et l'acquisition des données. Parmi les autres spécifications, citons l'horodatage jusqu'à 62 heures et sous 54 bits à une résolution de 25 ps, le suivi des changements de largeur de liens et de vitesse, le support FTS (fast training sequence) – seuls 12 paquets FTS (valeur typique) sont utilisés après une transition entre les états L0s et veille – ou encore le débogage des caractéristiques ASPM (active state power management). « Au-delà de la validation d'un bus série PCIe 2.0, ces deux modules d'analyse logique permettent de réaliser des analyses de bus croisées et un débogage corrélé dans le temps contrairement à la majorité des analyseurs de protocole du marché », affirme M. Ireland. La corrélation entre tous les aspects d'un système embarqué dans lequel se trouve un bus PCI Express, en particulier au niveau physique, assure ainsi une visibilité accrue du système global. * Voir notre Lexique page 54(1) Un générateur de trafic ou « exerciser » permet de modifier et d'optimiser les conditions de fonctionnement du bus lors du test de ce dernier, afin de supporter des analyses avancées.(2) Ce boîtier développé par FuturePlus Systems existe pour les analyseurs logiques de Tektronix et d'Agilent. Les analyseurs de protocole sont aussi sur le frontCourant 2006, les américains LeCroy et Agilent Technologies avaient dévoilé pour la validation du bus série PCI Express 2.0 l'analyseur de protocole PETracer Gen2 Summit, pour le premier, et la solution complète de génération de trafic (« exerciser ») et d'analyse de protocole E2960B, pour le second. LeCroy vient d'introduire le générateur de trafic PETracer Gen2 Summit Z2-16 et la carte de test de protocole (PTC) pour le PCI Express 2.0. L'« exerciser » se distingue par la possibilité de générer un trafic au niveau des scripts, une injection manuelle d'erreurs et des fonctionnalités d'émulation avancée. Associé à l'analyseur de protocole, le PETracer Gen2 Summit Z2-16 forme une solution complète de test et d'analyse permettant d'aider les développeurs à valider en amont leur conception, à jauger l'interopérabilité et à préparer le test de conformité. Quant à Agilent Technologies, la société vient de lancer la carte de test de protocole PTC II (E2969B) pour le PCI Express 2.0, dont la spécification est désormais officielle, qui permet, à partir du logiciel ad hoc et d'un clic de souris, d'exécuter l'ensemble des tests puis de visualiser les résultats détaillés via un rapport au format HTML. La société a par ailleurs mis à jour le Compliance Assured Test Package avec 180 tests supplémentaires, 94 tests pour la couche transaction, 31 pour la couche liaison, 57 pour la zone de configuration et un test pour la couche électrique.

L’analyseur logique est prêt pour le débogage du bus PCI Express 2.0

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

L’analyseur logique est prêt pour le débogage du bus PCI Express 2.0

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure